高能效類腦智能：算法與體系架構(gòu)

定　價(jià)：￥99.00

作　者：	[中]鄭楠(Nan Zheng),[美]皮納基·馬祖姆德
出版社：	機(jī)械工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購(gòu)買這本書可以去

ISBN：	9787111682998	出版時(shí)間：	2021-06-01	包裝：	平裝-膠訂
開本：	16開	頁(yè)數(shù)：	224	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書主要關(guān)注如何構(gòu)建高能效具有學(xué)習(xí)能力的脈沖型神經(jīng)元網(wǎng)絡(luò)硬件，并且提供建立具有學(xué)習(xí)能力的脈沖型神經(jīng)元網(wǎng)絡(luò)硬件協(xié)同設(shè)計(jì)、協(xié)同優(yōu)化方法。完整地描述從高級(jí)算法到底層硬件實(shí)現(xiàn)的細(xì)節(jié)。本書同樣涵蓋了脈沖型神經(jīng)元網(wǎng)絡(luò)中的許多基礎(chǔ)知識(shí)和關(guān)鍵點(diǎn)。本書從對(duì)脈沖型神經(jīng)元網(wǎng)絡(luò)的概述開始，討論基于速率的人工神經(jīng)網(wǎng)絡(luò)的應(yīng)用和訓(xùn)練，介紹實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)的多種方法，如通用處理器和專用硬件，數(shù)字加速器和模擬加速器。同時(shí)展示了一個(gè)為能適應(yīng)神經(jīng)網(wǎng)絡(luò)動(dòng)態(tài)編程而建立的高能效加速器，驗(yàn)證脈沖神經(jīng)網(wǎng)絡(luò)的基礎(chǔ)概念和流行的學(xué)習(xí)算法，簡(jiǎn)介脈沖神經(jīng)網(wǎng)絡(luò)硬件。后面的章節(jié)為讀者介紹三個(gè)實(shí)現(xiàn)前述章節(jié)學(xué)習(xí)算法的設(shè)計(jì)案例（兩個(gè)基于傳統(tǒng)CMOS工藝，一個(gè)基于新興的納米工藝）。本書的結(jié)尾對(duì)脈沖型神經(jīng)元網(wǎng)絡(luò)硬件進(jìn)行總結(jié)與展望。

作者簡(jiǎn)介

　　鄭楠（Nan Zheng） 2011年本科畢業(yè)于上海交通大學(xué)信息工程專業(yè)，2014年和2018年分別獲得美國(guó)密歇根大學(xué)電氣工程碩士和博士學(xué)位。他目前是NVIDIA高級(jí)深度學(xué)習(xí)架構(gòu)師，研究興趣側(cè)重于機(jī)器學(xué)習(xí)應(yīng)用的低能耗硬件架構(gòu)、算法和電路技術(shù)。皮納基·馬祖姆德（Pinaki Mazumder）美國(guó)密歇根大學(xué)電氣工程與計(jì)算機(jī)科學(xué)系教授，他的研究興趣包括對(duì)于量子MOS、自旋電子學(xué)、欺騙等離子體、共振隧穿器件等新興技術(shù)的CMOS超大規(guī)模集成電路設(shè)計(jì)、半導(dǎo)體存儲(chǔ)系統(tǒng)、CAD工具和電路設(shè)計(jì)。譯者簡(jiǎn)介：劉佩林　上海交通大學(xué)電子信息與電氣工程學(xué)院教授，博士生導(dǎo)師。研究領(lǐng)域包括音頻、視頻、3D信號(hào)處理與智能分析，面向機(jī)器人的環(huán)境感知、人機(jī)交互、定位與導(dǎo)航，以及類腦計(jì)算與低功耗電路設(shè)計(jì)等。2017年起任上海交通大學(xué)類腦智能應(yīng)用技術(shù)研究中心主任。應(yīng)忍冬　上海交通大學(xué)電子信息與電氣工程學(xué)院副教授，碩士生導(dǎo)師。研究領(lǐng)域包括嵌入式系統(tǒng)、數(shù)字信號(hào)處理及VLSI實(shí)現(xiàn)架構(gòu)、人工智能領(lǐng)域的機(jī)器思維原理和實(shí)現(xiàn)。　薛建偉　上海交通大學(xué)電子信息與電氣工程學(xué)院博士研究生。研究領(lǐng)域包括類腦智能、片上多核系統(tǒng)等。

圖書目錄

譯者序
前言
致謝
第1章　概述1
　1.1　神經(jīng)網(wǎng)絡(luò)的歷史1
　1.2　軟件中的神經(jīng)網(wǎng)絡(luò)2
　　　1.2.1　人工神經(jīng)網(wǎng)絡(luò)2
　　　1.2.2　脈沖神經(jīng)網(wǎng)絡(luò)2
　1.3　神經(jīng)形態(tài)硬件的需求3
　1.4　本書的目標(biāo)和大綱4
　參考文獻(xiàn)6
第2章　人工神經(jīng)網(wǎng)絡(luò)的基礎(chǔ)與學(xué)習(xí)9
　2.1　人工神經(jīng)網(wǎng)絡(luò)的工作原理9
　　　2.1.1　推理9
　　　2.1.2　學(xué)習(xí)10
　2.2　基于神經(jīng)網(wǎng)絡(luò)的機(jī)器學(xué)習(xí)13
　　　2.2.1　監(jiān)督學(xué)習(xí)13
　　　2.2.2　強(qiáng)化學(xué)習(xí)15
　　　2.2.3　無(wú)監(jiān)督學(xué)習(xí)17
　　　2.2.4　案例研究：基于動(dòng)作的啟發(fā)式動(dòng)態(tài)規(guī)劃18
　2.3　網(wǎng)絡(luò)拓?fù)?4
　　　2.3.1　全連接神經(jīng)網(wǎng)絡(luò)24
　　　2.3.2　卷積神經(jīng)網(wǎng)絡(luò)25
　　　2.3.3　循環(huán)神經(jīng)網(wǎng)絡(luò)27
　2.4　數(shù)據(jù)集和基準(zhǔn)29
　2.5　深度學(xué)習(xí)31
　　　2.5.1　前深度學(xué)習(xí)時(shí)代31
　　　2.5.2　深度學(xué)習(xí)的崛起31
　　　2.5.3　深度學(xué)習(xí)技術(shù)32
　　　2.5.4　深度神經(jīng)網(wǎng)絡(luò)示例38
　參考文獻(xiàn)40
第3章　硬件中的人工神經(jīng)網(wǎng)絡(luò)47
　3.1　概述47
　3.2　通用處理器48
　3.3　數(shù)字加速器48
　　　3.3.1　數(shù)字ASIC實(shí)現(xiàn)方法48
　　　3.3.2　FPGA加速器61
　3.4　模擬/混合信號(hào)加速器62
　　　3.4.1　傳統(tǒng)集成技術(shù)中的神經(jīng)網(wǎng)絡(luò)62
　　　3.4.2　基于新興非易失性存儲(chǔ)器的神經(jīng)網(wǎng)絡(luò)68
　　　3.4.3　光學(xué)加速器71
　3.5　案例研究：一種節(jié)能的自適應(yīng)動(dòng)態(tài)規(guī)劃加速器的程序設(shè)計(jì)72
　　　3.5.1　硬件架構(gòu)73
　　　3.5.2　設(shè)計(jì)示例78
　參考文獻(xiàn)82
第4章　脈沖神經(jīng)網(wǎng)絡(luò)的工作原理與學(xué)習(xí)92
　4.1　脈沖神經(jīng)網(wǎng)絡(luò)92
　　　4.1.1　常見的脈沖神經(jīng)元模型92
　　　4.1.2　信息編碼94
　　　4.1.3　脈沖神經(jīng)元與非脈沖神經(jīng)元的比較95
　4.2　淺層SNN的學(xué)習(xí)96
　　　4.2.1　ReSuMe96
　　　4.2.2　Tempotron97
　　　4.2.3　脈沖時(shí)間相關(guān)可塑性98
　　　4.2.4　雙層神經(jīng)網(wǎng)絡(luò)中通過(guò)調(diào)制權(quán)重依賴的STDP進(jìn)行學(xué)習(xí)的方法101
　4.3　深度SNN學(xué)習(xí)113
　　　4.3.1　SpikeProp113
　　　4.3.2　淺層網(wǎng)絡(luò)棧113
　　　4.3.3　ANN的轉(zhuǎn)換115
　　　4.3.4　深度SNN反向傳播的研究進(jìn)展116
　　　4.3.5　在多層神經(jīng)網(wǎng)絡(luò)中通過(guò)調(diào)制權(quán)重依賴的STDP進(jìn)行學(xué)習(xí)的方法116
　參考文獻(xiàn)128
第5章　脈沖神經(jīng)網(wǎng)絡(luò)的硬件實(shí)現(xiàn)133
　5.1　對(duì)專用硬件的需求133
　　　5.1.1　地址事件表示133
　　　5.1.2　事件驅(qū)動(dòng)計(jì)算134
　　　5.1.3　漸進(jìn)精度推理134
　　　5.1.4　實(shí)現(xiàn)權(quán)重依賴的STDP學(xué)習(xí)規(guī)則的硬件注意事項(xiàng)138
　5.2　數(shù)字脈沖神經(jīng)網(wǎng)絡(luò)142
　　　5.2.1　大規(guī)模脈沖神經(jīng)網(wǎng)絡(luò)專用集成電路142
　　　5.2.2　中小型數(shù)字脈沖神經(jīng)網(wǎng)絡(luò)147
　　　5.2.3　脈沖神經(jīng)網(wǎng)絡(luò)中的硬件友好型強(qiáng)化學(xué)習(xí)149
　　　5.2.4　多層脈沖神經(jīng)網(wǎng)絡(luò)中的硬件友好型監(jiān)督學(xué)習(xí)153
　5.3　模擬/混合信號(hào)脈沖神經(jīng)網(wǎng)絡(luò)161
　　　5.3.1　基本構(gòu)建塊161
　　　5.3.2　大規(guī)模模擬/混合信號(hào)CMOS脈沖神經(jīng)網(wǎng)絡(luò)163
　　　5.3.3　其他模擬/混合信號(hào)CMOS脈沖神經(jīng)網(wǎng)絡(luò)專用集成電路166
　　　5.3.4　基于新興納米技術(shù)的脈沖神經(jīng)網(wǎng)絡(luò)166
　　　5.3.5　案例研究：脈沖神經(jīng)網(wǎng)絡(luò)中基于憶阻器交叉開關(guān)的學(xué)習(xí)169
　參考文獻(xiàn)183
第6章　總結(jié)190
　6.1　展望190
　　　6.1.1　腦啟發(fā)式計(jì)算190
　　　6.1.2　新興的納米技術(shù)191
　　　6.1.3　神經(jīng)形態(tài)系統(tǒng)的可靠計(jì)算192
　　　6.1.4　人工神經(jīng)網(wǎng)絡(luò)和脈沖神經(jīng)網(wǎng)絡(luò)的融合193
　6.2　結(jié)論194
　參考文獻(xiàn)194
附錄197
術(shù)語(yǔ)表205