低功耗設計精解

定　價：￥129.00

作　者：	（美）簡·拉貝艾
出版社：	機械工業(yè)出版社
叢編項：
標　簽：	暫缺

購買這本書可以去

ISBN：	9787111638278	出版時間：	2019-12-01	包裝：
開本：		頁數(shù)：		字數(shù)：

內(nèi)容簡介

　　《低功耗設計精解》是一本面向研究生的解決低功耗數(shù)字集成電路設計的書。本書同樣對廣大專業(yè)人員有借鑒意義。本書除了提供了一種低功耗設計的教學指導之外，也提供了功耗設計各個層面的系統(tǒng)方法。這本書是基于在高校及企業(yè)范圍內(nèi)相關教學內(nèi)容的延伸，所有章節(jié)都有專門定制的自學內(nèi)容。每一章都根據(jù)不同難易程度進行了設置。本書采用了獨特的敘述方式。而不是傳統(tǒng)的長篇累牘式的敘述，全書使用圖表和圖像伴隨文字的形式，使得讀者更容易理解。

作者簡介

　　簡•拉貝艾（Jan Rabaey） IEEE Fellow，現(xiàn)在是伯克利無線研究中心（BWRC）的聯(lián)合主任，以及FCRP贊助的千兆規(guī)模系統(tǒng)研究中心（GSRC）主任。他在比利時魯汶大學應用科學專業(yè)獲得博士學位。1983~1985年，他在加州大學伯克利分校作訪問學者。1985~1987年，他在比利時IMEC擔任研究經(jīng)理，并在1987年加入加州大學伯克利分校電氣工程和計算機科學系，擔任Donald O. Pederson特聘教授。

圖書目錄

前　言
第1章　綜述 1
第2章　納米晶體管及其模型 25
第3章　功耗和能耗基礎 57
第4章　優(yōu)化功耗@設計階段——電路層技術 80
第5章　優(yōu)化功耗@設計階段——架構、算法和系統(tǒng) 117
第6章　優(yōu)化功耗@設計階段——互聯(lián)和時鐘 155
第7章　優(yōu)化功耗@設計階段——存儲器 185
第8章　優(yōu)化功耗@待機階段——電路與系統(tǒng) 211
第9章　優(yōu)化功耗@待機階段——存儲器 237
第10章　優(yōu)化功耗@運行階段——電路與系統(tǒng) 254
第11章　超低功耗/電壓設計 292
第12章　低功耗設計方法和流程 321
第13章　總結與展望 350