量子元胞自動機電路設(shè)計與分析

目錄
前言
第1章 緒論 1
1.1 CMOS電路的發(fā)展及局限 1
1.2 新興的納米電子器件 2
1.3 量子元胞自動機 4
1.3.1 研究進展 4
1.3.2 物理實現(xiàn) 4
參考文獻 6
第2章 量子元胞自動機簡介 12
2.1 元胞結(jié)構(gòu) 12
2.1.1 二量子點元胞 12
2.1.2 四量子點元胞 13
2.2 元胞之間的響應(yīng) 14
2.3 時鐘 16
2.3.1 轉(zhuǎn)換(switch) 17
2.3.2 保持(hold) 17
2.3.3 釋放(release) 17
2.3.4 松弛(relax) 18
2.4 QCA電路的基本邏輯單元 18
2.4.1 直線傳輸線 18
2.4.2 彎角傳輸線 19
2.4.3 扇出傳輸線 20
2.4.4 反相器 20
2.4.5 三輸入擇多門 20
2.4.6 五輸入擇多門 22
2.4.7 交叉結(jié)構(gòu) 22
2.5 QCA電路仿真軟件 23
2.5.1 數(shù)字仿真引擎 23
2.5.2 非線性逼近仿真引擎 24
2.5.3 雙穩(wěn)態(tài)仿真引擎 24
參考文獻 25
第3章 計算模型 27
3.1 QCA元胞數(shù)學(xué)模型 27
3.1.1 孤立QCA元胞的哈密爾頓函數(shù)模型 27
3.1.2 QCA元胞的半經(jīng)典模型 28
3.2 QCA元胞的兩態(tài)性證明 29
3.3 QCA電路基本邏輯單元的仿真 31
3.3.1 QCA傳輸線 31
3.3.2 QCA反相器 32
3.3.3 QCA三輸入擇多門 33
3.4 能量耗散 34
3.4.1 能量耗散計算方法 34
3.4.2 QCA電路能量耗散的影響因素 37
3.5 可逆計算 38
參考文獻 39
第4章 組合邏輯電路 40
4.1 加法器 41
4.1.1 行波進位加法器 42
4.1.2 載流加法器 43
4.1.3 超前進位加法器 44
4.1.4 五輸入擇多門加法器 45
4.2 乘法器 46
4.3 編碼器 47
4.3.1 4線-2線編碼器 48
4.3.2 優(yōu)先編碼器 49
4.4 解碼器 51
4.5 數(shù)據(jù)選擇器 52
4.6 數(shù)值比較器 53
參考文獻 55
第5章 時序邏輯電路 57
5.1 觸發(fā)器 57
5.1.1 RS觸發(fā)器 57
5.1.2 JK觸發(fā)器 59
5.1.3 D觸發(fā)器 61
5.2 寄存器 62
5.2.1 數(shù)據(jù)寄存器 62
5.2.2 移位寄存器 63
參考文獻 65
第6章 QCA電路可靠性分析 66
6.1 容錯分析 66
6.1.1 缺陷類型 66
6.1.2 容錯仿真分析 67
6.1.3 擇多門的元胞缺失 68
6.1.4 QCA電路的元胞缺失 71
6.1.5 擇多門的元胞移位 73
6.1.6 QCA電路的元胞移位 75
6.1.7 擇多門的元胞增添 76
6.1.8 QCA電路的元胞增添 76
6.1.9 物理證明 77
6.2 概率轉(zhuǎn)移矩陣 80
6.2.1 概率轉(zhuǎn)移矩陣基本概念 81
6.2.2 電路結(jié)構(gòu)劃分 83
6.2.3 基本邏輯單元的PTM 84
6.2.4 QCA電路的PTM 分析 85
6.3 QCA電路的評價函數(shù) 89
6.3.1 Cost 函數(shù) 90
6.3.2 復(fù)雜度 91
6.3.3 延遲 91
6.3.4 不可逆功耗 91
6.3.5 交叉線數(shù)量 92
6.3.6 改進的成本函數(shù) 92
6.4 QCA電路的成本函數(shù)分析 93
6.4.1 QCA加法器 93
6.4.2 單個指標(biāo)的比較 94
6.4.3 成本函數(shù) 94
6.5 極化與功耗 99
6.5.1 元胞的極化與功耗 99
6.5.2 功耗 101
6.5.3 功耗上限 102
6.5.4 QCAPro軟件應(yīng)用 103
6.5.5 軟件介紹 104
6.5.6 利用QCAPro分析電路 105
參考文獻 108
第7章 QCA電路時鐘布局 110
7.1 時鐘布局簡介 110
7.2 QCA時鐘電路的實現(xiàn) 111
7.3 QCA時鐘布局方案 112
7.3.1 無規(guī)律時鐘方案 113
7.3.2 一維時鐘方案 115
7.3.3 普通二維時鐘方案 118
7.3.4 2DD時鐘方案 121
7.3.5 USE時鐘方案 123
參考文獻 125
第8章 模塊化設(shè)計 127
8.1 模塊化設(shè)計的概念及意義 127
8.2 模塊化設(shè)計的流程 128
8.3 QCA基礎(chǔ)器件的模塊化設(shè)計 130
8.3.1 3×3模塊 130
8.3.2 正交模塊 130
8.3.3 基線模塊 132
8.3.4 扇入模塊 132
8.3.5 雙扇出模塊 133
8.3.6 三扇出模塊 133
8.3.7 3×5模塊 134
8.3.8 三輸入擇多門模塊 134
8.3.9 五輸入擇多門模塊 136
8.4 加法器的模塊化設(shè)計 137
8.4.1 三輸入擇多門構(gòu)成的加法器 137
8.4.2 3×3模塊構(gòu)成的加法器 139
8.4.3 3×5模塊構(gòu)成的加法器 142
8.5 乘法器的模塊化設(shè)計 145
8.5.1 三輸入擇多門構(gòu)成的串行乘法器 146
8.5.2 3×3模塊構(gòu)成的乘法器 148
8.5.3 3×3模塊構(gòu)成的改進型乘法器 148
8.5.4 三種串行乘法器的比較 150
參考文獻 152
第9章 邏輯綜合 154
9.1 邏輯綜合基礎(chǔ) 154
9.2 三輸入基本函數(shù) 155
9.3 四輸入基本函數(shù) 156
9.4 基于立方體的標(biāo)準函數(shù)法 158
9.4.1 三輸入標(biāo)準函數(shù)法 158
9.4.2 四輸入標(biāo)準函數(shù)法 162
9.5 基于基本函數(shù)的綜合方法 167
9.6 布爾不相鄰法 173
9.7 基于窮盡搜索原理的三變量節(jié)點網(wǎng)絡(luò)綜合方法 174
9.7.1 小擇多表達式 174
9.7.2 成本的四個衡量標(biāo)準 175
9.7.3 綜合方法 175
9.7.4 四變量函數(shù)查表法 181
9.8 擇多表達式查詢表 182
9.8.1 尋找MLUT 流程圖 183
9.8.2 具體方法 184
9.9 基于擇多門的三輸入自動邏輯綜合 186
9.9.1 卡諾圖八位二進制表達式 186
9.9.2 編程實現(xiàn)步驟 188
參考文獻 192
第10章 測試 193
10.1 QCA電路的故障模型 193
10.1.1 固定故障 193
10.1.2 故障等價 194
10.1.3 故障壓縮 195
10.2 QCA電路的故障分析 196
10.2.1 擇多門的缺陷分析 197
10.2.2 傳輸線的缺陷分析 199
10.2.3 反相器的缺陷分析 203
10.3 缺陷概率分析 204
10.3.1 擇多門 205
10.3.2 反相器 205
10.3.3 直線傳輸線 206
10.3.4 拐角傳輸線 206
10.3.5 扇出線 206
10.3.6 共面交叉線 206
10.4 QCA電路的測試方法 207
10.4.1 固定故障 208
10.4.2 可測性設(shè)計 209
10.4.3 布爾差分測試法 212
10.4.4 內(nèi)建自測試 213
參考文獻 215