無線通信網(wǎng)絡超低功耗技術

目 錄

第1章 超低功耗的基本理論 1
1．1 線通信網(wǎng)絡技術概況 1
1．1．1 線通信網(wǎng)絡技術的發(fā)展歷程 1
1．1．2 蜂窩通信的革命 2
1．1．3 全球蜂窩網(wǎng)絡 3
1．1．4 寬帶 4
1．1．5 未來趨勢 5
1．1．6 線技術中的問題 6
1．2 線通信網(wǎng)絡超低功耗的基本概念 6
1．3 功耗產(chǎn)生的原因 7
1．3．1 CMOS 電路的功耗 8
1．3．2 集成電路中的問題 12
1．4 與功耗有關的其他因素 13
1．4．1 拓撲控制 13
1．4．2 功率控制 14
1．5 超低功耗設計的必要性 17
1．6 超低功耗設計的特點 18
1．7 元件工藝的低功耗 20
1．8 降低功耗的措施 21
1．8．1 硬件低功耗和軟件低功耗技術 21
1．8．2 功率控制 23
1．9 小結 25
第2章 降低功耗的策略 26
2．1 系統(tǒng)節(jié)能的機制 26
2．1．1 SoC不同層次的低功耗設計 28
2．1．2 低功耗設計的主要方法 28
2．1．3 寄存器級低功耗設計的主要方法 29
2．2 電路級 30
2．2．1 功耗產(chǎn)生的原因 30
2．2．2 與系統(tǒng)功耗有關的因素 30
2．2．3 降低功耗的措施 31
2．2．4 低耗能硬件設計 33
2．2．5 在集成電路設計中采用低功耗電路結構 36
2．3 邏輯級 38
2．3．1 功耗估計的原理 38
2．3．2 功耗模型定義 40
2．3．3 SoC在邏輯級上的低功耗設計 44
2．4 體系結構級 44
2．4．1 體系結構層低功耗技術 45
2．4．2 一些重要的體系結構層低功耗技術 45
2．4．3 部件使用的局部化 47
2．5 軟件低功耗 49
2．5．1 低功耗編譯優(yōu)化技術 49
2．5．2 傳統(tǒng)編譯優(yōu)化技術對功耗的優(yōu)化 51
2．5．3 動態(tài)電壓調(diào)節(jié)算法 52
2．5．4 軟件低功耗設計 54
2．5．5 便攜式產(chǎn)品通過軟件降低功耗的方法 55
2．5．6 軟件能量模型 58
2．5．7 基于多核體系結構的軟件能量優(yōu)化方法 60
2．5．8 利用軟件降低3G手機功耗 61
2．5．9 利用數(shù)字電源系統(tǒng)管理降低數(shù)據(jù)中心的功耗 63
2．5．10 多軌板級電源系統(tǒng) 64
2．5．11 用于數(shù)字電源系統(tǒng)管理的控制接口 65
2．6 小結 65
第3章 超低功耗總線編碼技術 66
3．1 總線低功耗技術概述 66
3．1．1 總線低功耗技術 66
3．1．2 簡化的總線能耗模型 72
3．2 常用的總線低功耗技術 73
3．2．1 如何降低總線功耗 73
3．2．2 降低總線功耗的方法 74
3．3 超低功耗總線編碼 76
3．3．1 深亞微米總線模型 76
3．3．2 降低功耗方面的編碼技術 79
3．3．3 降低串擾影響方面的低功耗編碼技術 87
3．3．4 差錯控制編碼技術 93
3．3．5 統(tǒng)一總線編碼 96
3．4 總線的編碼效果 99
3．4．1 傳統(tǒng)E/O BI編碼應用 99
3．4．2 針對AHB總線的混合型低功耗總線編碼方案及硬件實現(xiàn) 101
3．4．3 針對AXI總線的低功耗總線編碼方案及硬件實現(xiàn) 103
3．5 小結 105
第4章 微處理器超低功耗技術 106
4．1 微處理器超低功耗的基本理論 106
4．1．1 微處理器超低功耗設計的背景和意義 106
4．1．2 超低功耗設計的必要性 107
4．1．3 超低功耗設計的發(fā)展趨勢 108
4．1．4 超低功耗微處理器的發(fā)展 110
4．2 集成電路功耗的來源 111
4．3 如何降低功耗 113
4．4 目前常用的低功耗元器件 125
4．4．1 嵌入式處理器TLB部件的低功耗設計 125
4．4．2 FPGA的低功耗方法 129
4．4．3 SoC低功耗的設計 132
4．4．4 VLSI 的低功耗技術研究 138
4．5 小結 141
第5章 嵌入式系統(tǒng)超低功耗技術 142
5．1 功耗問題 142
5．1．1 限制芯片性能的改善 142
5．1．2 提高芯片制造成本 143
5．1．3 降低系統(tǒng)可靠性 143
5．1．4 增加系統(tǒng)執(zhí)行成本 143
5．1．5 影響電池供電時間 143
5．2 集成電路低功耗技術 144
5．2．1 集成電路功耗分析 144
5．2．2 集成電路低功耗設計技術 145
5．3 嵌入式系統(tǒng)低功耗技術 148
5．3．1 低功耗硬件和體系結構技術 150
5．3．2 嵌入式系統(tǒng)低功耗軟件技術 152
5．3．3 嵌入式處理器低功耗設計 154
5．3．4 外圍設備低功耗設計 160
5．3．5 嵌入式軟件低功耗設計 163
5．4 動態(tài)功耗管理 164
5．4．1 動態(tài)電源管理（DPM） 164
5．4．2 動態(tài)電壓調(diào)節(jié)（DVS） 173
5．4．3 DVS與DPM的比較 175
5．5 處理器功耗評估方法 175
5．5．1 結構級的功耗評估方法 176
5．5．2 指令集功耗評估方法 178
5．5．3 RTL級和電路級功耗評估方法 179
5．6 小結 180
第6章 線傳感器網(wǎng)絡超低功耗技術 181
6．1 線傳感器網(wǎng)絡概述 181
6．1．1 線傳感器網(wǎng)絡的發(fā)展及應用前景 181
6．1．2 線傳感器網(wǎng)絡面臨的能耗問題 183
6．1．3 線傳感器網(wǎng)絡（WSN）結構 184
6．1．4 線傳感器網(wǎng)絡的特點 186
6．2 線傳感器網(wǎng)絡節(jié)點能耗分析 187
6．2．1 能耗影響因素 188
6．2．2 能耗分析 189
6．3 超低功耗的策略 190
6．3．1 硬件系統(tǒng)的超低功耗策略 190
6．3．2 軟件設計中的超低功耗策略 193
6．3．3 節(jié)能機制分析 197
6．3．4 典型休眠節(jié)能協(xié)議 198
6．4 典型WSN節(jié)點系統(tǒng)構成與分析 210
6．4．1 典型WSN節(jié)點介紹 210
6．4．2 典型WSN節(jié)點硬件平臺的組成 212
6．4．3 節(jié)點性能與功耗的關系 217
6．5 超低功耗評判依據(jù) 218
6．5．1 超低功耗系列微控制器的功耗分析 218
6．5．2 環(huán)境能量補給技術現(xiàn)狀 219
6．5．3 節(jié)點的使用壽命 220
6．5．4 通信模塊功耗的特殊性 220
6．5．5 超低功耗的評判準則 221
6．6 WSN電能收集簡介 221
6．7 小結 222
第7章 WMN網(wǎng)絡超低功耗技術 223
7．1 WMN網(wǎng)絡超低功耗概念 223
7．1．1 什么是WMN 224
7．1．2 線網(wǎng)狀網(wǎng)的現(xiàn)狀與發(fā)展 225
7．1．3 網(wǎng)狀節(jié)點與WMN體系結構 225
7．1．4 WMN的主要特征 226
7．1．5 WMN將為寬帶應用帶來重大變革 227
7．2 WMN網(wǎng)絡超低功耗策略 228
7．2．1 線Mesh網(wǎng)絡 228
7．2．2 WMN系統(tǒng)組成分析 228
7．2．3 能耗分析與節(jié)能策略 229
7．2．4 設計WMN路由協(xié)議 231
7．2．5 WMN路由結構 232
7．2．6 路由技術的概念 233
7．2．7 Internet路由協(xié)議 233
7．2．8 Ad hoc網(wǎng)絡路由協(xié)議 233
7．2．9 WMN路由協(xié)議 234
7．3 WMN高性能路由協(xié)議 235
7．3．1 TBR協(xié)議 236
7．3．2 線Mesh網(wǎng)絡 237
7．3．3 線Mesh網(wǎng)絡的研究現(xiàn)狀 238
7．3．4 機會路由協(xié)議 243
7．3．5 有向雙向非對稱鏈路質量路由協(xié)議 245
7．3．6 線Mesh網(wǎng)絡中的跨層路由 246
7．3．7 WRP協(xié)議 249
7．3．8 算法分析和比較 253
7．3．9 線Mesh路由算法――SQOR 256
7．4 認知線網(wǎng)絡功率控制技術 256
7．4．1 功率控制概述 257
7．4．2 移動通信中的功率控制 258
7．4．3 TD-LTE系統(tǒng)的功率控制 261
7．4．4 TD-LTE功率控制的特點 262
7．4．5 功率控制技術的意義 263
7．4．6 功率控制的分類及介紹 264
7．4．7 控制的組級分類 266
7．4．8 多速率技術與功率控制技術之間的制約關系 267
7．5 WMN網(wǎng)絡休眠與激活 269
7．5．1 外部傳感器/儀表電源管理 271
7．5．2 同步休眠 273
7．5．3 混合休眠 276
7．5．4 功耗估算 278
7．5．5 異步喚醒過程功耗估算 279
7．5．6 一種改進的線通信系統(tǒng)喚醒方法 280
7．6 小結 289
第8章 擴頻通信系統(tǒng)超低功耗技術（3G/4G） 290
8．1 功耗的影響 290
8．2 線通信網(wǎng)節(jié)能管理綜述 293
8．2．1 線通信網(wǎng)節(jié)能管理框架 293
8．2．2 節(jié)能觸發(fā)和恢復策略研究現(xiàn)狀及存在的問題 298
8．2．3 線通信網(wǎng)能耗組成研究現(xiàn)狀及存在的問題 299
8．3 基于覆蓋定義信號功率調(diào)整的自主節(jié)能管理機制 300
8．3．1 概論 300
8．3．2 基于CD信號功率調(diào)整的自主集中式節(jié)能管理機制 301
8．4 節(jié)能 304
8．4．1 節(jié)能優(yōu)化的數(shù)學模型 304
8．4．2 基于改進模擬退火的求解方法 305
8．4．3 節(jié)能機制的有效性評估 308
8．5 基于業(yè)務信道功率調(diào)整的自主節(jié)能管理機制 309
8．5．1 SEM-TC功能架構及流程 310
8．5．2 基于業(yè)務信道功率的線通信網(wǎng)能耗模型 312
8．5．3 局部OP補償方法 313
8．5．4 節(jié)能的優(yōu)化數(shù)學模型 314
8．6 基于多參數(shù)聯(lián)合調(diào)整的自主節(jié)能管理機制 315
8．6．1 SEM-MP功能架構、流程、關鍵技術分析 316
8．6．2 區(qū)域化的基站狀態(tài)確定方法 316
8．6．3 節(jié)能的優(yōu)化數(shù)學模型 317
8．6．4 基于高效粒子群的求解方法 318
8．7 基于幾何拓撲的多階段分布式自主節(jié)能機制 320
8．8 基于幾何拓撲的分布式自主節(jié)能管理機制 321
8．9 異構網(wǎng)絡局部覆蓋補償方法分析 324
8．10 未來的研究工作 329
8．11 小結 329
第9章 其他短距離線通信超低功耗技術 330
9．1 ZigBee原理及應用 331
9．1．1 ZigBee簡介 331
9．1．2 ZigBee網(wǎng)絡拓撲結構 331
9．1．3 ZigBee技術的特點 332
9．1．4 ZigBee協(xié)議棧體系結構 333
9．1．5 ZigBee網(wǎng)絡的應用 335
9．1．6 ZigBee的實際應用 336
9．2 Z-Wave原理及應用 336
9．2．1 Z-Wave簡介 336
9．2．2 Z-Wave的技術特點 337
9．2．3 Z-Wave協(xié)議體系結構分析 338
9．2．4 Z-Wave協(xié)議的體系結構和網(wǎng)絡控制節(jié)點 340
9．2．5 應用實例 342
9．2．6 發(fā)展前景 343
9．3 Wi-Fi原理及應用 343
9．3．1 Wi-Fi概況 343
9．3．2 Wi-Fi網(wǎng)絡基本架構 344
9．3．3 Wi-Fi網(wǎng)絡中通過規(guī)避干擾來提升網(wǎng)絡容量的方法 346
9．3．4 Wi-Fi發(fā)展前景 347
9．4 RFID原理及應用 349
9．4．1 RFID技術概況 349
9．4．2 RFID應用現(xiàn)狀 350
9．4．3 RFID系統(tǒng)的基本組成 351
9．4．4 RFID系統(tǒng)的工作原理 353
9．4．5 RFID訪問安全 354
9．4．6 應用實例 355
9．5 UWB原理及應用 357
9．5．1 UWB概況 357
9．5．2 UWB頻譜規(guī)范 359
9．5．3 UWB調(diào)制方式 360
9．5．4 UWB與其他短距離線技術的比較 363
9．5．5 UWB的應用 363
9．5．6 UWB的發(fā)展前景 364
9．6 Wibree原理及應用 365
9．6．1 Wibree概況 365
9．6．2 低功耗藍牙技術 366
9．6．3 低功耗藍牙協(xié)議棧研究 366
9．7 小結 370
第10章 性能/功耗評估策略 371
10．1 低功耗設計方法 371
10．1．1 線傳感器網(wǎng)絡低功耗設計方法 372
10．1．2 單片機低功耗設計方法 376
10．1．3 低功耗硬件電路的主要設計方法 377
10．1．4 嵌入式軟件的低功耗技術 380
10．2 功耗優(yōu)化和分析工具 383
10．2．1 CMOS數(shù)字電路功耗優(yōu)化和分析工具 383
10．2．2 數(shù)字電路系統(tǒng)級功耗優(yōu)化和分析工具 387
10．2．3 數(shù)字電路算法功耗優(yōu)化和分析工具 389
10．2．4 數(shù)字電路RTL級功耗優(yōu)化和分析工具 390
10．2．5 數(shù)字電路門級功耗優(yōu)化和分析工具 391
10．2．6 數(shù)字電路晶體管級功耗優(yōu)化和分析工具 392
10．2．7 線網(wǎng)絡路由協(xié)議功耗優(yōu)化和分析工具 394
10．3 超低功耗評估策略 395
10．3．1 線網(wǎng)絡低功耗設計策略研究 395
10．3．2 線網(wǎng)絡動態(tài)電壓調(diào)節(jié)（DVS）低功耗策略 399
10．3．3 動態(tài)電源策略設計 400
10．3．4 基于網(wǎng)絡編碼的數(shù)據(jù)分發(fā)策略 401
10．4 實用低功耗設計手段 402
10．4．1 軟件技術低功耗設計手段 402
10．4．2 通用模擬電路仿真器低功耗設計手段 403
10．4．3 SimpleScalar模擬仿真器低功耗設計手段 405
10．4．4 動態(tài)電壓調(diào)節(jié)算法低功耗設計手段 406
10．4．5 基于處理器和存儲器協(xié)調(diào)的能量優(yōu)化方法 408
10．4．6 時鐘門控和功耗門控技術低功耗設計手段 409
10．4．7 Cache配置低功耗設計手段 410
10．4．8 嵌入式處理器TLB部件的低功耗設計手段 411
10．4．9 組合電路漏電低功耗設計手段 411
10．4．10 時序電路漏電低功耗設計手段 412
10．4．11 線網(wǎng)絡終端節(jié)點傳感器低功耗設計手段 414
10．5 小結 417
附錄A 英文縮寫名詞對照表 418
參考文獻 422