第1章 射頻收發(fā)信機技術的演進
1.1 射頻收發(fā)信機拓撲結構的演進
1.1.1 超外差收發(fā)信機結構
1.1.2 零中頻收發(fā)信機結構
1.1.3 數字中頻收發(fā)信機結構
1.1.4 基于DigRF接口的收發(fā)信機結構
1.2 Sigma-delta技術對DigRF接口的推動
1.2.1 Sigma-delta調制技術
1.2.2 基于Sigma-delta技術的收發(fā)信機關鍵技術
1.2.3 基于DigRF終端收發(fā)信機的關鍵參數分析
參考文獻
第2章 DigRF綜述
2.1 DigRF的管腳配置
2.1.1 DigRF V1.12管腳配置
2.1.2 DigRF V3.09管腳配置
2.1.3 DigRF V4管腳配置
2.2 DigRF的頻率規(guī)劃
2.2.1 DigRF V1.12的頻率規(guī)劃
2.2.2 DigRF V3.09的頻率規(guī)劃
2.2.3 DigRF V4的頻率規(guī)劃
2.3 DigRF的協議和編程
2.3.1 PHY和協議(程序層)之間的接口
2.3.2 CRC
2.3.3 SAPs
2.3.4 字節(jié)分割(通道捆綁)
2.3.5 協議結構概述
2.3.6 8B10B編碼
2.4 DigRF的狀態(tài)圖
2.4.1 DigRF的工作模式
2.4.2 DigRF V4的狀態(tài)機
2.4.3 DigRF V4工作模式轉移
2.4.4 改變接口配置
參考文獻
第3章 DigRF協議層
3.1 概述
3.2 幀檢測,同步和編碼
3.3 協議格式
3.4 協議層格式到物理層的映射
3.4.1 HS-BURST模式
3.4.2 SYS-BURST模式
3.4.3 嵌套幀(Nested Frame)
3.5 邏輯信道
3.5.1 數據邏輯信道(Data Logical Channels,DLC)
3.5.2 控制邏輯信道(Control Logical Channels,CLC)
3.5.3 時間精確選通消息
3.6 PHY適配層
3.7 8B10B符號的映射
3.8 DigRF中的ARQ方案
3.8.1 ARQ規(guī)則
3.8.2 幀接收標準
3.8.3 CRI序列
3.8.4 NACK
3.8.5 重傳機制
3.8.6 填充幀
3.8.7 重傳實例
3.8.8 錯誤檢測和合并
3.8.9 ARQ時序預算
3.8.10 錯誤概率
附錄:ICLC(Interface Control Logical Channel)消息
參考文獻
第4章 DigRF中的EMI分析
4.1 高速信號的傳輸理論
4.1.1 電報方程及傳播模型
4.1.2 非線性干擾
4.2 寬帶通信系統(tǒng)中的EMI問題
4.3 EMI的模板及容限
4.4 EMI分析
4.5 CMOS電路中DigRF的諧波分析
4.5.1 MIPI中的差分電路分析
4.5.2 常規(guī)的SysClk電路
4.6 升降沿斜率控制
參考文獻
第5章 鏈路的可靠度分析
5.1 錯誤激活概率
5.2 信號結構的演進
5.2.1 抖動的確定性和隨機性
5.2.2 抖動分析
5.3 高可靠性的策略
5.4 錯誤恢復機制
5.5 EVM容忍度
參考文獻
第6章 DigRF接口同步過程的設計
6.1 DigRF接口的抖動問題
6.2 同步(CDR)設計
6.3 DigRF接口的測試
參考文獻
第7章 DigRF接口的設計
7.1 Payload和接口速率的計算
7.1.1 計算實例
7.1.2 無線通信系統(tǒng)中的數據格式和接口占空比
7.1.3 無線通信系統(tǒng)中的數據速率
7.2 IQ比特寬度的處理
7.2.1 IQ比特寬度處理的規(guī)則
7.2.2 減少IQ比特數的方法
7.2.3 內部操作
參考文獻
第8章 DigRF的應用場景
8.1 RFIC和BBIC功能劃分
8.2 DigRF V3.09的實際應用場景
8.3 DigRF V4的實際應用場景
參考文獻
附錄 縮略語