EDA技術(shù)實(shí)用教程：VHDL版（第5版）

定　價(jià)：￥42.00

作　者：	潘松，黃繼業(yè) 著
出版社：	科學(xué)出版社
叢編項(xiàng)：	"十二五"普通高等教育本科國(guó)家級(jí)規(guī)劃教材
標(biāo)　簽：	計(jì)算機(jī)與互聯(lián)網(wǎng) 專(zhuān)用軟件

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787030382122	出版時(shí)間：	2013-08-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	395	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《EDA技術(shù)實(shí)用教程：VHDL版（第5版）/“十二五”普通高等教育本科國(guó)家級(jí)規(guī)劃教材》以VHDL作為基本硬件描述語(yǔ)言宋介紹：EDA技術(shù)。作為教科書(shū)，與科學(xué)出版社出版的《EDA技術(shù)實(shí)用教程——VerilogHDL版》構(gòu)成了姐妹篇。為了適應(yīng)EDA技術(shù)在高新技術(shù)行業(yè)就業(yè)中的需求和高校教學(xué)的要求，突出EDA技術(shù)的實(shí)用性，以及面向工程實(shí)際的特點(diǎn)和自主創(chuàng)新能力的培養(yǎng)，作者力圖將：EDA技術(shù)最新的發(fā)展成果、現(xiàn)代電子設(shè)計(jì)最前沿的理論和技術(shù)、國(guó)際業(yè)界普遍接受和認(rèn)可的EDA軟硬件開(kāi)發(fā)平臺(tái)的實(shí)用方法，通過(guò)本書(shū)合理的綜合和萃取，奉獻(xiàn)給廣大讀者。隨著EDA技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)大，EDA．技術(shù)在電子信息、通信、自動(dòng)控制及計(jì)算機(jī)應(yīng)用等領(lǐng)域的重要性曰益突出。同時(shí)隨著技術(shù)市場(chǎng)與人才市場(chǎng)對(duì)EDA技術(shù)需求的不斷提高，產(chǎn)品的市場(chǎng)效率和技術(shù)要求也必然會(huì)反映到教學(xué)和科研領(lǐng)域中來(lái)。以最近幾屆全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽為例，涉及EDA技術(shù)的賽題從未缺席過(guò)。對(duì)諸如斯坦福大學(xué)、麻省理工學(xué)院等美國(guó)一些著名院校的電子與計(jì)算機(jī)實(shí)驗(yàn)室建設(shè)情況的調(diào)研也表明，其EDA技術(shù)的教學(xué)與實(shí)踐的內(nèi)容也十分密集，在其本科和研究生教學(xué)中有兩個(gè)明顯的特點(diǎn)：其一，各專(zhuān)業(yè)中EDA教學(xué)實(shí)驗(yàn)課程的普及率和滲透率極高：其二，幾乎所有實(shí)驗(yàn)項(xiàng)目都部分或全部地融入了EDA技術(shù)，其中包括數(shù)字電路、計(jì)算機(jī)組成與設(shè)計(jì)、計(jì)算機(jī)接口技術(shù)、數(shù)字通信技術(shù)、嵌入式系統(tǒng)）SP等實(shí)驗(yàn)內(nèi)容，并且更多地注重創(chuàng)新性實(shí)驗(yàn)。這顯然是科技發(fā)展和市場(chǎng)需求雙重影響下自然產(chǎn)生的結(jié)果。

作者簡(jiǎn)介

暫缺《EDA技術(shù)實(shí)用教程：VHDL版（第5版）》作者簡(jiǎn)介

圖書(shū)目錄

第1章 EDA技術(shù)概述
1．1 EDA技術(shù)及其發(fā)展
1．2 EDA技術(shù)實(shí)現(xiàn)目標(biāo)
1．3 硬件描述語(yǔ)言
1．4 HDL綜合
1．5 自頂向下的設(shè)計(jì)技術(shù)
1．6 EDA技術(shù)的優(yōu)勢(shì)
1．7 EDA設(shè)計(jì)流程
1．7．1 設(shè)計(jì)輸入（原理圖／HDI_．文本編輯）
1．7．2 綜合
1．7．3 適配
1．7．4 時(shí)序仿真與功能仿真
1．7．5 編程下載
1．7．6 硬件測(cè)試
1．8 ASIC及其設(shè)計(jì)流程
1．8．1 ASIC設(shè)計(jì)簡(jiǎn)介
1．8．2 ASIC設(shè)計(jì)一般流程簡(jiǎn)述
1．9 常用EDA工具
1．9．1 設(shè)計(jì)輸入編輯器
1．9．2 ItDL綜合器
1．9．3 仿真器
1．9．4 適配器
1．9．5 下載器
1．10 Quartus II概述
1．11 IP核
1．12 EDA技術(shù)發(fā)展趨勢(shì)管窺
習(xí)題
第2章 FPGA與CPLD的結(jié)構(gòu)原理
2．1 PLD概述
2．1．1 PLD的發(fā)展歷程
2．1．2 PLD分類(lèi)
2．2 簡(jiǎn)單PLD結(jié)構(gòu)原理
2．2．1 邏輯元件符號(hào)表示
2．2．2 PROM結(jié)構(gòu)原理
2．2．3 PLA結(jié)構(gòu)原理
2．2．4 PAL．結(jié)構(gòu)原理
2．2．5 GAL結(jié)構(gòu)原理
2．3 CPLD的結(jié)構(gòu)原理
2．4 FPGA的結(jié)構(gòu)原理
2．4．1 查找表邏輯結(jié)構(gòu)
2．4．2 Cyclone III系列器件的結(jié)構(gòu)原理
2．5 硬件測(cè)試
2．5．1 內(nèi)部邏輯測(cè)試
2．5．2 JTAG邊界掃描
2．6 PLD產(chǎn)品概述
2．6．1 Altera公司的PLD器件
2．6．2 Lauicc公司的PLD器件
2．6．3 X小m公司的PLD器件
2．6．4 Acrel公司的PLD器件
2．6．5 Altera的FPGA配置方式
2．7 CPLD／PPGA的編程與配置
2．7．1 CPLD在系統(tǒng)編程
2．7．2 FPGA配置方式
2．7．3 FPGA專(zhuān)用配置器件
2．7．4 使用單片機(jī)配置FPGA
2．7．5 使用CPLD配置FPGA
習(xí)題
第3章組合電路的VHDL設(shè)計(jì)
3．1 多路選擇器及其VHDL描述
3．2 半加器及其VHDL描述
3．3 4選1多路選擇器及其VHDL描述
3．3．1 4選1多路選擇器及CASE語(yǔ)句表述方式
3．3．2 CASE語(yǔ)句
3．3．3 IEEE庫(kù)預(yù)定義標(biāo)準(zhǔn)邏輯位與矢量
3．3．4 其他預(yù)定義標(biāo)準(zhǔn)數(shù)據(jù)類(lèi)型
3．3．5 信號(hào)定義和數(shù)據(jù)對(duì)象
3．3．6 并置操作符&
3．3．7 4選1多路選擇器的VHDL不同描述方式
……
第4章時(shí)序仿真與硬件實(shí)現(xiàn)
第5章時(shí)序電路的VHDL設(shè)計(jì)
第6單 Quartus II應(yīng)用深入
第7章宏功能模塊應(yīng)用
第8章 VHDL設(shè)計(jì)深入
第9章 VHDL設(shè)計(jì)優(yōu)化
第10章 VHDL有限狀態(tài)機(jī)設(shè)計(jì)
第11章 16位實(shí)用CPU創(chuàng)新設(shè)計(jì)
第12章 MCU與FPGA片上系統(tǒng)開(kāi)發(fā)
第13章 VHDL語(yǔ)法補(bǔ)充說(shuō)明
第14章 VHDL Test Bench仿真
附錄 EDA開(kāi)發(fā)系統(tǒng)及相關(guān)軟硬件
參考文獻(xiàn)