計算機(jī)組成原理與系統(tǒng)結(jié)構(gòu)

第1章 計算機(jī)系統(tǒng)概論
1.1 計算機(jī)的發(fā)展
1.2 計算機(jī)的硬件組成
1.2.1 計算機(jī)的硬件框圖
1.2.2 計算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)
1.3 計算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.3.1 計算機(jī)硬件
1.3.2 計算機(jī)軟件
1.3.3 計算機(jī)系統(tǒng)的層次結(jié)構(gòu)簡介
1.3.4 計算機(jī)工作過程
1.3.5 計算機(jī)組成與計算機(jī)系統(tǒng)結(jié)構(gòu)的關(guān)系
1.4 系統(tǒng)結(jié)構(gòu)的發(fā)展
本章小結(jié)
習(xí)題
第2章 運算方法與運算器
2.1 數(shù)據(jù)的表示方法
2.1 進(jìn)位計數(shù)制及其相互轉(zhuǎn)換
2.1.2 真值和機(jī)器數(shù)
2.1.3 十進(jìn)制數(shù)的二進(jìn)制編碼
2.1.4 字符和字符串
2.2 數(shù)的定點表示和浮點表示
2.2.1 定點數(shù)
2.2.2 浮點數(shù)
2.3 定點數(shù)的移位運算
2.4 定點數(shù)的加減運算
2.4.1 補(bǔ)碼的加減運算及溢出判斷
2.4.2 移碼的加減運算及溢出判斷
2.5 加法器和算術(shù)邏輯單元
2.5.1 加法器
2.5.2 算術(shù)邏輯單元
2.6 定點乘法運算
2.6.1 定點原碼一位乘
2.6.2 補(bǔ)碼一位乘
2.6.3 原碼兩位乘
2.6.4 補(bǔ)碼兩位乘
2.6.5 陣列乘法器
2.7 定點除法運算
2.7.1 原碼一位除
2.7.2 補(bǔ)碼一位除
2.8 浮點運算
2.8.1 浮點數(shù)的加減法運算
2.8.2 浮點數(shù)的乘除法運算
2.9 運算器的基本結(jié)構(gòu)
2.9.1 定點運算部件
2.9.2 浮點運算部件
2.9.3 定點運算器的基本結(jié)構(gòu)
2.10 數(shù)據(jù)校驗碼
2.10.1 基本概念
2.10.2 奇偶校驗碼
2.10.3 海明校驗碼
2.10.4 循環(huán)冗余校驗碼
本章小結(jié)
習(xí)題
第3章 存儲系統(tǒng)
3.1 存儲系統(tǒng)概述
3.1.1 存儲器分類
3.1.2 主存儲器的主要性能指標(biāo)
3.1.3 存儲系統(tǒng)的層次結(jié)構(gòu)
3.2 主存儲器
3.2.1 靜態(tài)存儲器
3.2.2 動態(tài)存儲器
3.2.3 RAM芯片實例
3.2.4 存儲控制
3.2.5 DRAM與SRAM的比較
3.3 導(dǎo)體存儲器的容量擴(kuò)展
3.4 雙端口存儲器和多體交叉存儲器
3.4.1 雙端口存儲器
3.4.2 多體交叉存儲器
3.5 高速緩沖存儲器
3.5.1 Cache的基本工作原理
3.5.2 Cache地址映像
3.5.3 Cache替換算法
3.5.4 Cache性能分析
3.6 虛擬存儲器
3.6.1 虛擬存儲器概述
3.6.2 頁式虛擬存儲器
3.6.3 段頁式虛擬存儲器
3.6.4 虛擬存儲器工作的全過程
3.6.5 存儲管理部件
3.7 三級存儲系統(tǒng)
3.7.1 三級存儲系統(tǒng)地址變換
3.7.2 全Cache技術(shù)
本章小結(jié)
習(xí)題
第4章 指令系統(tǒng)
4.1 指令的組成
4.2 尋址技術(shù)
4.2.1 立即數(shù)尋址方式
4.2.2 寄存器尋址方式
4.2.3 直接尋址方式
4.2.4 間接尋址方式
4.2.5 基址尋址方式
4.2.6 變址尋址方式
4.2.7 相對尋址方式
4.2.8 堆棧尋址方式
4.3 指令的格式設(shè)計
4.3.1 操作碼的編碼方式
4.3.2 地址碼的編碼設(shè)計
4.4 指令系統(tǒng)的功能
4.4.1 基本指令系統(tǒng)
4.4.2 復(fù)雜指令系統(tǒng)
4.4.3 精簡指令系統(tǒng)
本章小結(jié)
習(xí)題
第5章 中央處理器
5.1 CPU的功能和基本結(jié)構(gòu)
5.1.1 CPU的功能
5.1.2 CPI.J的組成
5.1.3 CPIJ中的主要寄存器
5.1.4 CPIJ的基本模型
5.2 控制器的功能和組成
5.2.1 指令的執(zhí)行步驟
5.2.2 控制器的功能
5.2.3 控制器的組成
5.2.4 控制器的硬件實現(xiàn)
5.3 時序系統(tǒng)與控制方式
5.3.1 指令周期和機(jī)器周期
5.3.2 節(jié) 拍和脈沖
5.3.3 多級時序系統(tǒng)
5.3.4 控制器的控制方式
5.4 數(shù)據(jù)通路
5.4.1 數(shù)據(jù)通路的概念
5.4.2 數(shù)據(jù)通路的操作
5.5 微程序控制器
5.5.1 微程序控制器的基本概念
5.5.2 實現(xiàn)微程序控制的基本原理
5.5.3 微程序控制器
5.6 微程序設(shè)計技術(shù)
5.6.1 微命令的編碼方式
5.6.2 微地址的形成方式
5.6.3 微指令格式設(shè)計
5.6.4 動態(tài)微程序設(shè)計
5.6.5 微指令的執(zhí)行方式
5.7 硬布線控制器
本章小結(jié)
習(xí)題
第6章 輸入輸出系統(tǒng)
6.1 I／O接口
6.1.1 I／O接口的特點、分類、基本功能與結(jié)構(gòu)
6.1.2 I／O端口及其編址
6.1.3 I／O設(shè)備數(shù)據(jù)傳送控制方式
6.2 程序直接控制方式
6.3 程序中斷方式
6.3.1 中斷的基本概念
6.3.2 中斷處理
6.3.3 中斷判優(yōu)
6.3.4 中斷向量的形成
6.4 DMA方式
6.4.1 DMA的工作方式
6.4.2 DMA控制器的功能與組成
6.4.3 DMA數(shù)據(jù)傳送過程
6.4.4 DMA接口與系統(tǒng)的連接方式
6.4.5 DMA小結(jié)
6.5 通道控制與外圍處理機(jī)方式
6.5.1 通道的類型
6.5.2 通道型I／O處理機(jī)和外圍處理機(jī)
6.6 總線
6.6.1 總線的基本概念
6.6.2 總線的分類
6.6.3 總線標(biāo)準(zhǔn)
6.6.4 總線仲裁
6.6.5 系統(tǒng)總線的信號組成
6.6.6 總線的性能指標(biāo)
6.6.7 總線操作和定時
6.7 I／O設(shè)備
6.7.1 概述
6.7.2 輸入設(shè)備
6.7.3 輸出設(shè)備
6.7.4 外存儲器
本章小結(jié)
習(xí)題
第7章 計算機(jī)系統(tǒng)結(jié)構(gòu)
7.1 計算機(jī)系統(tǒng)結(jié)構(gòu)概論
7.1.1 計算機(jī)系統(tǒng)結(jié)構(gòu)定義
7.1.2 計算機(jī)系統(tǒng)結(jié)構(gòu)的F1ynn分類
7.1.3 計算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展
7.2 計算機(jī)系統(tǒng)結(jié)構(gòu)設(shè)計
7.2.1 計算機(jī)系統(tǒng)結(jié)構(gòu)設(shè)計的主要任務(wù)
7.2.2 計算機(jī)系統(tǒng)結(jié)構(gòu)設(shè)計的主要方法
7.2.3 計算機(jī)系統(tǒng)結(jié)構(gòu)設(shè)計的定量原理
7.2.4 計算機(jī)系統(tǒng)結(jié)構(gòu)設(shè)計的性能指標(biāo)
7.2.5 計算機(jī)系統(tǒng)結(jié)構(gòu)設(shè)計中的并行處理技術(shù)
7.3 標(biāo)量處理機(jī)
7.3.1 指令的重疊執(zhí)行方式
7.3.2 先行控制方式的原理和結(jié)構(gòu)
7.4 流水線處理機(jī)
7.4.1 流水線工作原理
7.4.2 流水線的分類
7.4.3 線性流水線的性能分析
7.5 超標(biāo)量處理機(jī)和超流水線處理機(jī)
7.5.1 超標(biāo)量處理機(jī)
7.5.2 超流水線處理機(jī)
7.5.3 超標(biāo)量超流水線處理機(jī)
7.6 陣列處理機(jī)
7.7 向量處理機(jī)
7.7.1 向量的處理方式
7.7.2 向量處理機(jī)的結(jié)構(gòu)
7.8 多處理機(jī)
7.8.1 兩種多處理機(jī)結(jié)構(gòu)
7.8.2 多處理機(jī)中的Cache一致性
7.9 機(jī)群系統(tǒng)
7.9.1 機(jī)群的基本結(jié)構(gòu)和特點
7.9.2 機(jī)群的分類
本章小結(jié)
習(xí)題
參考文獻(xiàn)