微型計(jì)算機(jī)接口技術(shù)實(shí)驗(yàn)教程：基于FPGA設(shè)計(jì)

第一部分 實(shí)驗(yàn)平臺及基礎(chǔ)知識
　第1章 教學(xué)實(shí)驗(yàn)硬件開發(fā)平臺
　　1.1 edk-sp6adsp-txmfi001實(shí)驗(yàn)平臺的功能概述
　　1.2 系統(tǒng)及接口功能介紹
　　1.2.1 電源和系統(tǒng)時(shí)鐘
　　1.2.2 配置
　　1.2.3 接口功能介紹
　第2章 學(xué)習(xí)使用教學(xué)實(shí)驗(yàn)軟件平臺
　　2.1 xilinx ise design suite 12.1的安裝
　　2.2 ise design tools設(shè)計(jì)平臺訓(xùn)練
　　2.2.1 創(chuàng)建計(jì)數(shù)器工程
　　2.2.2 仿真行為模型(功能仿真)
　　2.2.3 下載、調(diào)試
　　2.3 edk嵌入式開發(fā)設(shè)計(jì)平臺訓(xùn)練
　　2.3.1 建立一個(gè)基本的sopc系統(tǒng)
　　2.3.2 在基本系統(tǒng)基礎(chǔ)上添加一個(gè)系統(tǒng)給定的控制模塊
　　2.3.3 自己設(shè)計(jì)一個(gè)接口控制模塊并添加到系統(tǒng)中
　第3章 基礎(chǔ)接口實(shí)驗(yàn)訓(xùn)練
　　3.1 sram輸入輸出實(shí)驗(yàn)
　　3.1.1 實(shí)驗(yàn)?zāi)康募案攀?br />　　3.1.2 硬件設(shè)計(jì)描述
　　3.1.3 設(shè)計(jì)實(shí)現(xiàn)
　　3.2 lcd顯示實(shí)驗(yàn)
　　3.2.1 實(shí)驗(yàn)?zāi)康募案攀?br />　　3.2.2 lcd接口硬件的設(shè)計(jì)
　　3.2.3 lcd接口應(yīng)用軟件的設(shè)計(jì)
第二部分 實(shí) 驗(yàn) 實(shí) 例
　實(shí)驗(yàn)1 音頻接口實(shí)驗(yàn)
　　1.1 實(shí)驗(yàn)?zāi)康募案攀?br />　　1.2 立體聲回放功能的實(shí)現(xiàn)
　　1.2.1 模塊和功能整體概述
　　1.2.2 各模塊實(shí)現(xiàn)方法詳解
　　1.2.3 實(shí)驗(yàn)方法及結(jié)果
　　1.3 高級實(shí)現(xiàn)--通過sram進(jìn)行音頻信息的存儲和播放
　　1.3.1 模塊和功能整體概述
　　1.3.2 各模塊實(shí)現(xiàn)方法詳解
　實(shí)驗(yàn)2 vga接口實(shí)驗(yàn)
　　2.1 實(shí)驗(yàn)?zāi)康募案攀?br />　　2.2 硬件設(shè)計(jì)框架描述
　　2.3 設(shè)計(jì)實(shí)現(xiàn)
　　2.3.1 建立vga接口顯示工程
　　2.3.2 生成bmp_rom存儲器模塊及時(shí)鐘分頻模塊
　　2.3.3 vga接口vhdl源代碼
　實(shí)驗(yàn)3 pdiusbd12 usb從設(shè)備接口實(shí)驗(yàn)
　　3.1 實(shí)驗(yàn)?zāi)康募案攀?br />　　3.2 fpga片內(nèi)硬件設(shè)計(jì)
　　3.2.1 建立工程
　　3.2.2 參數(shù)配置和端口設(shè)置
　　3.2.3 硬件設(shè)計(jì)測試
　　3.3 固件程序設(shè)計(jì)
　　3.4 驅(qū)動程序和應(yīng)用程序的設(shè)計(jì)和調(diào)試
　實(shí)驗(yàn)4 cy7c67300嵌入式usb主設(shè)備接口實(shí)驗(yàn)
　　4.1 實(shí)驗(yàn)?zāi)康募案攀?br />　　4.2 fpga片內(nèi)設(shè)計(jì)
　　4.2.1 fpga片內(nèi)硬件實(shí)現(xiàn)
　　4.2.2 fpga片內(nèi)軟件實(shí)現(xiàn)
　　4.3 cy7c67300芯片固件設(shè)計(jì)
　　4.3.1 cy7c67300編譯環(huán)境
　　4.3.2 cy7c67300程序設(shè)計(jì)
　　4.4 實(shí)驗(yàn)操作
　實(shí)驗(yàn)5 網(wǎng)絡(luò)接口實(shí)驗(yàn)
　　5.1 實(shí)驗(yàn)?zāi)康募肮δ芨攀?br />　　5.1.1 實(shí)驗(yàn)?zāi)康?br />　　5.1.2 設(shè)計(jì)的總體結(jié)構(gòu)和功能
　　5.2 以太幀接收部分ethernet.vhd的設(shè)計(jì)
　　5.3 以太幀發(fā)送部分ethernetsnd.vhd設(shè)計(jì)
　　5.4 以太幀接收過程的模擬結(jié)果
　　5.5 ip數(shù)據(jù)包簡介
　　5.6 ip層接收模塊設(shè)計(jì)
　　5.7 ip層發(fā)送模塊設(shè)計(jì)
　　5.8 ip層接收模塊功能測試
　　5.9 sram讀寫接口模塊sraminterface
　　5.10 整體功能測試
　實(shí)驗(yàn)6 pci express接口設(shè)計(jì)實(shí)驗(yàn)參考
　　6.1 實(shí)驗(yàn)?zāi)康募霸O(shè)計(jì)概述
　　6.2 integrated endpoint block for pci express core的基本描述
　　6.2.1 core接口描述
　　6.2.2 數(shù)據(jù)傳輸
　　6.3 用core generator gui產(chǎn)生和定制core
　　6.4 可編程輸入輸出例程設(shè)計(jì)
　　6.5 根端口模型測試平臺
　　6.6 調(diào)試端口
　　6.7 設(shè)計(jì)實(shí)現(xiàn)
　　6.7.1 仿真例程設(shè)計(jì)
　　6.7.2 實(shí)現(xiàn)例程設(shè)計(jì)
　　6.7.3 編程fpga
　　6.7.4 輸入輸出測試
　　6.7.5 路徑結(jié)構(gòu)和文件目錄
參考文獻(xiàn)