處理器架構(gòu)

1 計算機系統(tǒng)概論
1.1 計算機的分類、發(fā)展與應(yīng)用
1.1.1 計算機的分類
1.1.2 計算機的發(fā)展概況
1.1.3 計算機的應(yīng)用
1.2 計算機的基本組成
1.2.1 計算機硬件
1.2.2 計算機軟件
1.2.3 軟件與硬件的邏輯等價性
1.3 計算機系統(tǒng)的概念
1.3.1 計算機系統(tǒng)的層次結(jié)構(gòu)
1.3.2 計算機系統(tǒng)的3個術(shù)語
1.3.3 計算機體系結(jié)構(gòu)的分類
2 指令系統(tǒng)
2.1 指令系統(tǒng)概述
2.1.1 指令系統(tǒng)的發(fā)展
2.1.2 指令系統(tǒng)的性能要求
2.2 指令格式
2.2.1 操作碼
2.2.2 地址碼
2.2.3 指令字長度
2.2.4 指令助記符
2.3 指令分類
2.3.1 數(shù)據(jù)傳送指令
2.3.2 算術(shù)運算指令
2.3.3 邏輯運算指令
2.3.4 程序控制指令
2.3.5 輸入輸出指令
2.3.6 字符串處理指令
2.3.7 系統(tǒng)控制指令
2.4 尋址方式
2.4.1 指令尋址方式
2.4.2 操作數(shù)尋址方式
2.4.3 堆棧尋址方式
2.5 指令系統(tǒng)實例
2.5.1 8086/8088指令系統(tǒng)
2.5.2 Pentium指令系統(tǒng)
2.5.3 Pentium 4指令系統(tǒng)
2.5.4 Core 2指令系統(tǒng)
3 CPU組成
3.1 CPU的功能和組成
3.1.1 CPU的基本功能
3.1.2 CPU的基本組成
3.1.3 CPU中的主要寄存器
3.1.4 操作控制器和時序發(fā)生器
3.2 CPU的工作過程
3.2.1 指令的執(zhí)行過程
3.2.2 指令周期
3.2.3 時序發(fā)生器
3.2.4 控制方式
3.3 操作控制器
3.3.1 組合邏輯控制器
3.3.2 微程序控制器
3.3.3 組合邏輯控制器與微程序控制器的比較
4 CPU新技術(shù)
4.1 并行處理技術(shù)概述
4.2 流水線技術(shù)
4.2.1 流水線技術(shù)
4.2.2 流水線的分類
4.2.3 流水計算機的組成
4.2.4 流水計算機的時空圖
4.2.5 指令的相關(guān)性
4.3 SIMD技術(shù)
4.3.1 MMX
4.3.2 SSE
4.3.3 SSE2
4.3.4 SSE3
4.4 RISC技術(shù)
4.4.1 CISC的產(chǎn)生和發(fā)展
4.4.2 RISC的產(chǎn)生
4.4.3 RISC的特點
4.4.4 RISC與CISC的主要特征對比
4.5 超線程/多核技術(shù)
4.5.1 超線程
4.5.2 多核技術(shù)
4.6 動態(tài)執(zhí)行技術(shù)
4.6.1 指令調(diào)度
4.6.2 亂序執(zhí)行技術(shù)
4.6.3 分支預測
4.6.4 多重指令啟動
4.7 低功耗管理技術(shù)
4.7.1 制程提升
4.7.2 降低電壓
4.7.3 減少晶體管數(shù)量
4.7.4 降低頻率
5 CPU實例
5.1 8086/8088
5.1.1 8086/8088的內(nèi)部結(jié)構(gòu)
5.1.2 8086/8088的寄存器結(jié)構(gòu)
5.1.3 存儲器尋址機制
5.1.4 8086/8088總線周期
5.1.5 8086/8088 CPU的特性
5.2 Pentium
5.2.1 Pentium的體系結(jié)構(gòu)
5.2.2 Pentium的新技術(shù)特點
5.3 Pentium 4
5.3.1 Pentium 4的體系結(jié)構(gòu)
5.3.2 Pentium 4的技術(shù)特點
5.4 Core 2
5.4.1 Core 2的體系結(jié)構(gòu)
5.4.2 Core 2的技術(shù)特點