嵌入式微處理器系統(tǒng)及應用

第1章　嵌入式硬件系統(tǒng)概述
　1.1　嵌入式系統(tǒng)的應用領域
　1.2　嵌入式系統(tǒng)的特點
　1.3　嵌入式硬件系統(tǒng)的組成
　1.4　嵌入式微處理器概述
　1.5　主流的嵌入式微處理器
　1.6　嵌入式系統(tǒng)的發(fā)展趨勢
　1.7　本章小結(jié)
第2章　嵌入式微處理器核心
　2.1　ARM CPU ISA的發(fā)展歷史
　2.2　典型ARM CPU Core體系結(jié)構
　2.3　ARM編程模型
　　2.3.1　數(shù)據(jù)寬度（類型）
　　2.3.2　工作狀態(tài)和工作模式
　　2.3.3　寄存器
　　2.3.4　中斷與異常
　2.4　內(nèi)存和I/O
　　2.4.1　大小端
　　2.4.2　I/O端口編址方式
　2.5　JTAG和ARM7TDMI Embedded ICE相關技術
　　2.5.1　JTAG的基本原理
　　2.5.2　JTAG的結(jié)構
　　2.5.3　TAP控制器的狀態(tài)機
　　2.5.4　ARM7TDMI上的JTAG
　2.6　PowerPC CPU Core
　2.7　SuperH CPU Core
　　2.7.1　SuperH系列嵌入式微處理器簡介
　　2.7.2　SuperH體系的特點
　　2.7.3　SH3編程模型
　2.8　本章小結(jié)
第3章　ARM嵌入式微處理器指令集概覽
　3.1　ARM指令集概述
　　3.1.1　ARM指令集
　　3.1.2　Thumb指令集
　　3.1.3　Thumb2指令集
　　3.1.4　Jazelle
　　3.1.5　為什么需要學習匯編指令
　3.2　ARM v4T架構指令體系
　　3.2.1　條件執(zhí)行和標志位
　　3.2.2　數(shù)據(jù)處理指令
　　3.2.3　乘法和除法
　　3.2.4　分支指令
　　3.2.5　單寄存器數(shù)據(jù)傳輸（加載/存儲指令）
　　3.2.6　批量加載/存儲指令
　　3.2.7　交換（SWP）指令
　　3.2.8　軟中斷指令（SWI）
　　3.2.9　程序狀態(tài)寄存器訪問指令
　　3.2.10　協(xié)處理器指令
　3.3　ARM v5TE架構指令體系
　　3.3.1　前導0計數(shù)指令
　　3.3.2　符號乘法操作指令
　　3.3.3　飽和運算指令
　　3.3.4　加載/存儲2個寄存器指令
　　3.3.5　斷點指令
　　3.3.6　高速緩存預加載指令
　3.4　ARM v6架構指令體系新特性
　　3.4.1　打包數(shù)據(jù)類型指令
　　3.4.2　字節(jié)選擇指令
　　3.4.3　單指令多數(shù)據(jù)處理指令
　　3.4.4　絕對差值求和指令
　　3.4.5　SETEND指令
　　3.4.6　字節(jié)反轉(zhuǎn)指令
　　3.4.7　飽和指令
　　3.4.8　排他的加載/存儲指令
　　3.4.9　異常進入與退出指令
　3.5　Thumb指令集
　　3.5.1　v4T和v5TE的Thumb指令集
　　3.5.2　v6的Thumb指令集
　3.6　本章小結(jié)
第4章　SoC嵌入式微處理器系統(tǒng)
第5章　嵌入式系統(tǒng)的片外存儲系統(tǒng)
第6章　32位嵌入式系統(tǒng)常用總線
第7章　嵌入式硬件系統(tǒng)開發(fā)流程
第8章　ARM7學習板核心模塊的設計
第9章　系統(tǒng)外設及接口模塊設計
第10章　電源電路設計
第11章　嵌入式系統(tǒng)啟動程序開發(fā)
第12章　嵌入式系統(tǒng)驅(qū)動軟件開發(fā)
第13章　嵌入式實時操作系統(tǒng)內(nèi)核硬件相關設計與代碼移植
附錄A　硬件規(guī)格書示例
附錄B　完整的硬件設計原理圖
附錄C　BOM清單示例
參考文獻