Verilog HDL應(yīng)用程序設(shè)計(jì)實(shí)例精講

Verilog HDL基礎(chǔ)知識(shí)
　第1章　Verilog HDL語言概述
1.1　HDL概念與發(fā)展歷史
1.2　Verilog HDL語言特點(diǎn)
1.3　Verilog HDL語言開發(fā)流程
1.4　Verilog HDL程序的基本結(jié)構(gòu)
　 1.4.1　模塊
　1.4.2　模塊調(diào)用
　第2章　erilog HDL語法基礎(chǔ)
2.1 程序格式
2.2　注釋
2.3 間隔符
2.4　數(shù)值
2.5 字符串
2.6　標(biāo)識(shí)符
2.7　系統(tǒng)任務(wù)和函數(shù)
2.8　編譯指令
2.9　數(shù)據(jù)類型
　2.9.1　線網(wǎng)（Net）和變量（Variable）
　 2.9.2　標(biāo)量（Scalar）與矢量（Vector）
　2.9.3　線網(wǎng)（Net）數(shù)據(jù)類型
　 2.9.4　變量（Variable）數(shù)據(jù)類型
　 2.9.5　數(shù)組（Array）類型
　 2.9.6　參數(shù)
　 2.9.7　名字空間
2.10　表達(dá)式
　 2.10.1　操作符
　2.10.2　操作數(shù)
　 2.10.3　延遲表達(dá)式
　 2.l0.4　表達(dá)式的位寬
　2.10.5　有符號(hào)表達(dá)式
　第3章　行為級(jí)建模
3.1　行為級(jí)建模的結(jié)構(gòu)
　 3.1.1　過程塊結(jié)構(gòu)
　 3.1.2　initial過程塊
　 3.1.3　always過程塊
3.2 語句塊
　3.2.1　順序語句塊（begin—end）
　 3.2.2　并行語句塊（fork-join）
　 3.2.3　順序塊和并行塊的混合使用
3.3 時(shí)間控制
　3.3.1　延時(shí)控制
　 3.3.2　邊沿觸發(fā)事件控制
　 3.3.3 電平敏感事件控制（wait語句）
3.4　賦值語句
　3.4.1　過程賦值語句
　 3.4.2　阻塞型賦值語句和非阻塞型賦值語句
　 3.4.3　連續(xù)賦值語句和過程連續(xù)賦值語句
3.5 分支語句
　3.5.1　if-else條件分史語句
　 3.5.2　case分支控制語句
3.6　循環(huán)控制語句
　 3.6.1 forever循環(huán)語句
　 3.6.2 repeat循環(huán)語句
　 3.6.3 while循環(huán)語句
　3.6.4 for循環(huán)語句
3.7　任務(wù)（task）和函數(shù)（function）
　3.7.1任務(wù)（task）
　3.7.2 函數(shù)（function）
　第4章　結(jié)構(gòu)級(jí)建模
　 4.1　模塊級(jí)建模
　4.1.1　模塊的定義
　 4.1.2　模塊的端口
　 4.1.3　模塊的調(diào)用
　4.1.4　在模塊調(diào)用時(shí)對(duì)參數(shù)值的更改
4.2 門級(jí)建模
　 4.2.1 內(nèi)置基本門級(jí)元件
　 4.2.2　用戶自定義基本元件（UDP）
　第5章　Verilog HDL語句的綜合
5.1 綜合概述
　 5.1.1　綜合的概念
　 5.1.2　數(shù)值集合與數(shù)據(jù)類型
　5.1.3　儲(chǔ)值單元的綜合原則
5.2　連續(xù)賦值語句的綜合
5.3 過程賦值語句的綜合
　 5.3.1 阻塞賦值語句
　 5.3.2　非阻塞賦值語句
5.4　邏輯運(yùn)算符的綜合
5.5　算術(shù)運(yùn)算符的綜合
　 5.5.1　無符號(hào)運(yùn)算
　　5.5.2　有符號(hào)運(yùn)算
　5.5.3　進(jìn)位與位寬
　 5.6　關(guān)系運(yùn)算符的綜合
　5.7　移位（shiR）運(yùn)算符綜合
　 5.8　位選擇綜合
　5.9　條件表達(dá)式的綜合
　 5.10　always語句的綜合
　5.11　if語句的綜合
　5.12　case語句的綜合
　 5.12.1　從case語句綜合出鎖存器
　 5.12.2 　casez和casex語句的綜合
　5.12.3　并行的case語句
　 5.12.4　條件表達(dá)式使用常量的case語句
　5.13　鎖存器的綜合
　 5.14　循環(huán)語句的綜合
　 5.14.1　靜態(tài)循環(huán)的綜合
　 5.14.2　非靜態(tài)循環(huán)的綜合
5.15　阻塞和非阻塞賦值
5.16　函數(shù)的綜合
5.17　任務(wù)的綜合
5.18　任意值/高阻的綜合
　第6章　設(shè)計(jì)驗(yàn)證
6.1　后綜合設(shè)計(jì)驗(yàn)證
　 6.1.1　基于仿真的驗(yàn)證
　 6.1.2　形式化驗(yàn)證
6.2　面向驗(yàn)證的編碼風(fēng)格
　 6.2.1　功能正確性
　 6.2.2　時(shí)序正確性
6.3 定時(shí)驗(yàn)證
6.4　時(shí)序分析基礎(chǔ)
　6.4.1　周期與最大時(shí)鐘頻率
　 6.4.2 時(shí)鐘建立時(shí)間
　　……
　第7章　Verilog HDL代碼優(yōu)化技巧
Verilog HDL應(yīng)用編程實(shí)例
　第8章　組合電路設(shè)計(jì)實(shí)例
　第9章　時(shí)序電路設(shè)計(jì)實(shí)例
　第10章　存儲(chǔ)器電路設(shè)計(jì)實(shí)例
　第11章　數(shù)字通信與控制設(shè)計(jì)實(shí)例
　第12章　數(shù)字頻率測量設(shè)計(jì)實(shí)例