Cadence 高速電路板設(shè)計與仿真（第2版）

定　價：￥76.00

作　者：	周潤景，袁偉亭編著
出版社：	電子工業(yè)出版社
叢編項：
標　簽：	CATIA

購買這本書可以去

ISBN：	9787121048302	出版時間：	2007-09-01	包裝：	平裝
開本：	16開	頁數(shù)：	739	字數(shù)：

內(nèi)容簡介

　　本書以Cadence公司最新推出的SPB15.7版本為基礎(chǔ)，以實際PCB設(shè)計流程為例子，詳盡講解Cadence公司的PCB工具使用方法，包括用Capture完成原理圖設(shè)計、原理圖符號的制作、PCB元件的封裝設(shè)計、板框設(shè)置、元件的布局、PCB布線、基于SpecctraQuest的高速電路仿真及文檔的輸出。本書對SPB15.7版本的新功能做了詳盡講解，特別增加了高速PCB的設(shè)計部分。通過本書的學習，讀者可以掌握使用Cadence公司的PCB工具設(shè)計高質(zhì)量PCB的方法。本書力求實用、全面、系統(tǒng)，使讀者能在較短的時間內(nèi)全面掌握該設(shè)計工具。本書適合于對PCB設(shè)計有一定基礎(chǔ)的中、高級讀者。可作為電子及相關(guān)專業(yè)PCB設(shè)計培訓用書，也可以作為高級電子產(chǎn)品研發(fā)人員的技術(shù)參考用書。

作者簡介

暫缺《Cadence 高速電路板設(shè)計與仿真（第2版）》作者簡介

圖書目錄

第1章 Cadence Allegro SPB 15.7簡介
第2章 Capture原理圖設(shè)計工作平臺
第3章制作元件及創(chuàng)建元件庫
第4章創(chuàng)建新設(shè)計
第5章 PCB設(shè)計預處理
第6章 Allegro 的屬性設(shè)置
第7章集成電路封裝的制作
第8章連接器和分立元件封裝的制作
第9章電路板的建立
第10章設(shè)置設(shè)計規(guī)則
第11章布局
第12章高級布局
第13章鋪銅
第14章布線
第15章后處理
第16章加入測試點
第17章電路板加工前的準備工作
第18章 Allegro其他高級功能
第19章高速PCB設(shè)計知識
第20章仿真前的準備工作
第21章約束驅(qū)動布局
第22章約束驅(qū)動布線
第23章后布線DRC分析
第24章差分對設(shè)計
附錄A Use Preferences設(shè)置
附錄B DRC錯誤代碼
參考文獻