計算機組成原理實用教程

第1章計算機系統(tǒng)概論1
1.1計算機的發(fā)展狀況1
1.1.1計算機的定義1
1.1.2計算機的發(fā)展1
1.1.3微處理器的發(fā)展3
1.2計算機系統(tǒng)的組成4
1.2.1計算機硬件系統(tǒng)4
1.2.2PC系列微機的基本結(jié)構(gòu)6
1.2.3計算機軟件系統(tǒng)8
1.3計算機的應(yīng)用9
1.4計算機系統(tǒng)的層次結(jié)構(gòu)11
1.4.1計算機系統(tǒng)的層次結(jié)構(gòu)的概念11
1.4.2本課程研究的主要內(nèi)容11
1.5計算機的主要性能指標12
習(xí)題113
第2章計算機中信息的表示方法15
2.1概述15
2.2數(shù)據(jù)信息的機內(nèi)表示方法16
2.2.1數(shù)值數(shù)據(jù)在機內(nèi)的表示16
2.2.2進位計數(shù)制及相互轉(zhuǎn)換16
2.2.3數(shù)的符號表示20
2.2.4數(shù)的小數(shù)點表示22
2.2.5十進制數(shù)據(jù)的表示25
2.3非數(shù)值數(shù)據(jù)的表示26
2.3.1邏輯數(shù)據(jù)26
2.3.2字符編碼26
2.3.3漢字編碼27
2.3.4圖像（圖形）的數(shù)字表示29
2.3.5語言的計算機表示29
2.3.6校驗碼30
習(xí)題230
第3章運算方法和運算器34
3.1定點數(shù)的加法、減法運算34
3.1.1補碼加、減法所依據(jù)的關(guān)系34
3.1.2補碼加、減法運算規(guī)則34
3.1.3溢出的概念及檢測方法36
3.2二進制加法器37
3.2.1半加器37
3.2.2全加器37
3.2.3加法器38
3.2.4十進制加法器41
3.3定點乘、除法運算42
3.3.1移位操作42
3.3.2原碼一位乘法43
3.3.3陣列乘法器45
3.3.4定點除法運算46
3.4邏輯運算49
3.4.1邏輯與49
3.4.2邏輯或50
3.4.3邏輯異或50
3.4.4邏輯非50
3.5定點運算器的組成50
3.5.1定點運算器的基本結(jié)構(gòu)50
3.5.2集成多功能算術(shù)/邏輯運算器51
3.6浮點數(shù)運算52
3.6.1浮點數(shù)的加減法53
3.6.2浮點數(shù)的乘、除法運算54
習(xí)題355
第4章存儲器系統(tǒng)58
4.1存儲器概述58
4.1.1基本概念58
4.1.2存儲器分類58
4.1.3存儲器的性能指標60
4.2半導(dǎo)體存儲器61
4.2.1半導(dǎo)體存儲器概述61
4.2.2RAM存儲原理64
4.2.3半導(dǎo)體 RAM芯片65
4.2.4半導(dǎo)體只讀存儲器ROM的工作原理68
4.3存儲器的組織71
4.4輔助存儲器73
4.4.1磁表面存儲器73
4.4.2硬磁盤存儲器77
4.4.3光盤存儲器81
4.5存儲體系的概述83
4.5.1存儲器的層次結(jié)構(gòu)83
4.5.2二級存儲體系83
4.5.3三級存儲體系84
4.5.4多級存儲體系84
4.5.5多級交叉存取84
4.6高速緩沖存儲器工作原理簡介85
4.6.1高速緩沖存儲器的引入85
4.6.2Cache工作原理86
4.6.3主存Cache地址變換的地址映像87
4.6.4替換算法87
4.6.5主存Cache內(nèi)容的一致性問題87
4.6.6Cache結(jié)構(gòu)舉例88
4.7虛擬存儲器概念89
4.8存儲器的校驗方法90
習(xí)題491
第5章指令系統(tǒng)95
5.1概述95
5.2機器指令96
5.2.1機器指令格式96
5.2.2操作數(shù)類型和存儲方式99
5.2.3指令類型100
5.2.4指令助記符101
5.3尋址方式101
5.3.1指令的尋址方式101
5.3.2操作數(shù)的尋址方法101
5.4RISC 技術(shù)104
5.4.1復(fù)雜指令CISC計算機104
5.4.2RISC技術(shù)的產(chǎn)生105
5.5MMX技術(shù)106
習(xí)題5106
第6章中央處理機的組織109
6.1CPU的功能109
6.2CPU的基本組成109
6.2.1運算部件109
6.2.2寄存器設(shè)置110
6.2.3時序部件111
6.2.4控制單元CU114
6.3指令的執(zhí)行過程115
6.3.1模型計算機的總體結(jié)構(gòu)115
6.3.2模型機的指令系統(tǒng)118
6.3.3時序系統(tǒng)119
6.3.4指令操作流程120
6.3.5指令的微操作序列123
6.4組合邏輯控制器的設(shè)計126
6.5微程序控制器的設(shè)計129
6.5.1微程序控制的基本原理129
6.5.2微程序設(shè)計技術(shù)133
6.6CPU性能設(shè)計137
習(xí)題6139
第7章總線及總線互連結(jié)構(gòu)142
7.1概述142
7.2總線的基本概念142
7.2.1總線的特性142
7.2.2總線的類型143
7.2.3系統(tǒng)總線的組成144
7.2.4總線的數(shù)據(jù)傳輸方式145
7.3總線的設(shè)計要素146
7.3.1信號線類型146
7.3.2仲裁方法147
7.3.3定時方式149
7.3.4總線事務(wù)類型152
7.3.5總線帶寬152
7.4總線接口單元152
7.5總線性能指標153
7.6總線標準及發(fā)展過程153
7.7總線結(jié)構(gòu)161
7.7.1總線結(jié)構(gòu)的物理實現(xiàn)161
7.7.2總線結(jié)構(gòu)概述161
7.7.3多總線分級結(jié)構(gòu)舉例163
習(xí)題7166
第8章輸入/輸出設(shè)備170
8.1輸入/輸出設(shè)備的分類與特點170
8.1.1外設(shè)的分類170
8.1.2外設(shè)的特點171
8.2輸入設(shè)備171
8.2.1鍵盤171
8.2.2鼠標器173
8.2.3觸摸屏175
8.3輸出設(shè)備176
8.3.1打印機176
8.3.2顯示設(shè)備181
習(xí)題8187
第9章輸入/輸出系統(tǒng)189
9.1I/O接口189
9.1.1I/O接口的功能189
9.1.2I/O接口的基本組成190
9.1.3接口的分類191
9.2I/O設(shè)備的尋址192
9.3I/O數(shù)據(jù)傳輸控制方式194
9.3.1I/O控制方式194
9.3.2程序直接控制的數(shù)據(jù)傳輸方式195
9.4程序中斷控制數(shù)據(jù)傳輸196
9.4.1中斷的基本概念196
9.4.2中斷結(jié)構(gòu)199
9.4.3中斷響應(yīng)及響應(yīng)的條件202
9.4.4向量中斷203
9.4.5中斷服務(wù)處理204
9.5DMA直接存儲器訪問205
9.5.1直接存儲器訪問DMA205
9.5.2DMA的特點206
9.5.3DMA三種工作方式206
9.5.4DMA控制器的組成207
9.5.5DMA操作過程208
9.6通道和I/O處理器方式210
9.6.1通道的基本概念210
9.6.2輸入/輸出處理機211
9.7常用標準接口舉例  212
習(xí)題9216
參考文獻218