計算機組成原理課程設計

第1章 可編程邏輯器件結(jié)構(gòu)介紹
1.1 電子設計自動化技術(shù)（EDA）和可編程邏輯器件（PLD）簡介
1.1.1 EDA技術(shù)及其發(fā)展過程
1.1.2 HDL簡介
1.1.3 可編程邏輯器件的發(fā)展過程
1.2 PLD的分類
1.2.1 按集成度分類
1.2.2 按編程方法分類
1.3 ispLSll032E結(jié)構(gòu)簡介
1.3.1 Lattice ispLS11032E基本結(jié)構(gòu)
1.3.2 pLSI／ispLS11032的主要性能指標與使用環(huán)境
第2章 ABEL-HDL簡介
2.1 ABEl-HDL語法規(guī)則
2.1.1 ABEL語言元素
2.1.2 數(shù)據(jù)
2.1.3 恃殊常量
2.1.4 字符串
2.1.5 標識符
2.1.6 關(guān)鍵字
2.1.7 注釋
2.1.8 運算符
2.1.9 表達式
2.1.10 邏輯方程
2.1.11 集合
2.1.12 塊
2.2 邏輯電路的描述方法
2.2.1 基本邏輯元件的描述
2.2.2 邏輯功能的描述方法
2.3 源文件的編寫格式
2.3.1 標題段
2.3.2 定義段
2.3.3 邏輯描述段
2.3.4 測試向量段
2.3.5 結(jié)束段
2.3.6 注釋
2.4 ABEL-HDL基本語句用法
2.4.1 Module
2.4.2 Title
2.4.3 Declarations
2.4.4 Equations
2.4.5 Device
2.4.6 Istype
2.4.7 PIN
2.4.8 Node
2.4.9 State-diagram
2.4.10 If-Then-Else
2.4.11 GOTO
2.4.12 Case
2.4.13 When-Then-Else
2.4.14 With
2.4.15 Macro
2.4.16 State-register
2.4.17 Async-reset，Syne-reset
2.4.18 with-endwith
2.5 常用指示字
2.5.1 @carry
2.5.2 @Repeat
2.5.3 @include
2.5.4 @Message
2.5.5 @Dcstate
2.5.6 @Dcset
2.6 ABEL-HDL程序設計技巧
2.6.1 運用節(jié)點建立中間信號
2.6.2 減少相鄰狀態(tài)變化量
2.6.3 輸出極性控制
2.6.4 運用低電平輸出有效定義
2.6.5 結(jié)點排除（Collaps）
2.7 ABEL-HDL應用舉例
2.7.1 四位數(shù)據(jù)比較器
2.7.2 加法器
2.7.3 四位循環(huán)碼計數(shù)器
2.7.4 8位移位寄存器的設計
2.7.5 可逆十進制計數(shù)器設計
第3章 EDA編程軟件應用基礎(chǔ)
3.1 ispEXPERT SYSTEM軟件安裝方法
3.1.1 ispEXPERT SYSTEM軟件介紹
3.1.2 ispEXPERT SYSTEM的安裝
3.1.3 授權(quán)文件的申請
3.2 ispEXPERT SYSTEM結(jié)構(gòu)概述
3.3 ispEXPERT SYSTEM軟件的使用
3.3.1 一位全加器的設計
3.3.2 八位寄存器的設計
3.3.3 層次化設計的方法
3.4 快捷鍵介紹
3.4.1 快捷鍵圖標組的打開
3.4.2 快捷鍵功能說明
第4章 計算機組成原理課程設計平臺
4.1 課程設計平臺及工作模式
4.1.1 課程設計平臺系統(tǒng)
4.1.2 兩種工作模式
第5章 計算機組成原理課程設計
5.1 典型部件課程設計
5.1.1 多路開關(guān)設計
5.1.2 微程序控制的運算器設計
5.1.3 微程序控制的存儲器讀寫系統(tǒng)設計
5.2 一個簡單計算機設計示范
5.2.1 擬定指令系統(tǒng)
5.2.2 確定總體結(jié)構(gòu)
5.2.3 邏輯設計
5.2.4 確定控制方式
5.2.5 分調(diào)
5.2.6 統(tǒng)調(diào)
5.3 計算機組成原理課程設計
附錄 ispDesignEXPERT中的部分錯誤代碼與信息