數(shù)字電子技術(shù)基礎(chǔ)

目 錄
第一章 緒論
1.1概述
1.1.1數(shù)字信號和數(shù)字電路
1.1.2數(shù)字電路的優(yōu)點和分類
1.2數(shù)制和碼制
1.2.1數(shù)制
1.2.2不同數(shù)制間的轉(zhuǎn)換
1.2.3二進制代碼
本章小結(jié)
練習題
第2章邏輯代數(shù)基礎(chǔ)
2.1概述
2.2邏輯代數(shù)中的常用運算
2.2.1基本邏輯運算
2.2.2復合邏輯運算
2.3邏輯代數(shù)中的基本定律和常用公式
2.3.1邏輯代數(shù)中的基本定律
2.3.2邏輯代數(shù)中的常用公式
2.3.3邏輯代數(shù)中的三個基本規(guī)則
2.4邏輯函數(shù)及其表示方法
2.4.1邏輯函數(shù)的建立
2.4.2邏輯函數(shù)的兩種標準形式
2.5邏輯函數(shù)的公式化簡法
2.5.1邏輯函數(shù)的最簡表達式
2.5.2邏輯函數(shù)的公式化簡法
2.6邏輯函數(shù)的卡諾圖化簡法
2.6.1用卡諾圖表示邏輯函數(shù)
2.6.2用卡諾圖化簡邏輯函數(shù)
2.6.3用卡諾圖化簡具有無關(guān)項的邏輯函數(shù)
本章小結(jié)
練習題
技能題
第3章集成邏輯門電路
3.1概述
3.2基本邏輯門電路
3.2.1二極管的開關(guān)特性
3.2.2三極管的開關(guān)特性
3.2.3MOS管的開關(guān)特性
3.2.4分立元件門電路
3.2.5組合邏輯門電路
3.3TTL集成邏輯門電路
3.3.1TTL與非門
3.3.2其它功能的TTL門電路
3.3.3其它系列的TTL門電路
3.3.4TTL數(shù)字集成電路的系列
3.3.5其它雙極型集成邏輯門電路的特點
3.3.6TTL集成邏輯門電路的使用注意事項
3.4CMOS集成邏輯門電路
3.4.1CMOS反相器
3.4.2其它功能的CMOS門電路
3.4.3高速CMOS門電路
3.4.4CMOS數(shù)字集成電路的系列
3.4.5CMOS集成邏輯門電路的使用注意事項
3.5TTL電路與CMOS電路的接口
3.5.1TTL電路驅(qū)動CMOS電路
3.5.2CMOS電路驅(qū)動TTL電路
本章小結(jié)
練習題
技能題
第4章組合邏輯電路
4.1概述
4.2組合邏輯電路的分析和設(shè)計
4.2.1組合邏輯電路的分析
4.2.2組合邏輯電路的設(shè)計
4.3加法器
4.3.1半加器和全加器
4.3.2加法器
4.4編碼器
4.4.1二進制編碼器
4.4.2二—十進制編碼器
4.4.3優(yōu)先編碼器
4.5譯碼器和數(shù)據(jù)分配器
4.5.1二進制譯碼器
4.5.2二—十進制譯碼器
4.5.3顯示譯碼器
4.5.4譯碼器的應(yīng)用
4.5.5數(shù)據(jù)分配器
4.6數(shù)據(jù)選擇器
4.6.14選1數(shù)據(jù)選擇器
4.6.28選1數(shù)據(jù)選擇器
4.6.3數(shù)據(jù)選擇器的應(yīng)用
4.7數(shù)值比較器
4.7.1一位數(shù)值比較器
4.7.2多位數(shù)值比較器
*4.8組合邏輯電路中的競爭冒險
4.8.1產(chǎn)生競爭冒險的原因
4.8.2冒險的分類
4.8.3冒險現(xiàn)象的判別
4.8.4消險冒險現(xiàn)象的方法
本章小結(jié)
練習題
技能題
第5章集成觸發(fā)器
5.1概述
5.2基本RS觸發(fā)器
5.2.1由與非門組成的基本RS觸發(fā)器
5.2.2由或非門組成的基本RS觸發(fā)器
5.3同步觸發(fā)器
5.3.1同步RS觸發(fā)器
5.3.2同步D觸發(fā)器
5.3.3同步JK觸發(fā)器
5.3.4同步觸發(fā)器的空翻
5.4邊沿觸發(fā)器
5.4.1TTL邊沿JK觸發(fā)器
5.4.2維持阻塞D觸發(fā)器
5.4.3T觸發(fā)器和T′觸發(fā)器
5.4.4CMOS邊沿觸發(fā)器
5.5主從觸發(fā)器
5.5.1主從RS觸發(fā)器
5.5.2主從JK觸發(fā)器
5.5.3主從JK觸發(fā)器的一次翻轉(zhuǎn)現(xiàn)象
本章小結(jié)
練習題
技能題
第6章時序邏輯電路
6.1概述
6.2時序邏輯電路的分析
6.2.1同步時序邏輯電路的分析方法
6.2.2異步時序邏輯電路的分析方法
6.3寄存器和移位寄存器
6.3.1寄存器
6.3.2移位寄存器
6.3.3移位寄存器的應(yīng)用
6.4計數(shù)器
6.4.1異步計數(shù)器
6.4.2同步計數(shù)器
6.4.3集成計數(shù)器
6.4.4利用計數(shù)器的級聯(lián)獲得大容量N進制計數(shù)器
*6.5同步時序邏輯電路的設(shè)計
6.5.1同步時序邏輯電路的設(shè)計方法
6.5.2同步時序邏輯電路的設(shè)計舉例
本章小結(jié)
練習題
技能題
第7章脈沖產(chǎn)生與整形
7.1概述
7.2施密特觸發(fā)器
7.2.1用門電路組成的施密特觸發(fā)器
7.2.2集成施密特觸發(fā)器
7.2.3施密特觸發(fā)器的應(yīng)用
7.3單穩(wěn)態(tài)觸發(fā)器
7.3.1微分型單穩(wěn)態(tài)觸發(fā)器
7.3.2集成單穩(wěn)態(tài)觸發(fā)器
7.3.3單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
7.4多諧振蕩器
7.4.1不對稱多諧振蕩器
7.4.2對稱多諧振蕩器
7.4.3石英晶體多諧振蕩器
7.5555定時器及其應(yīng)用
7.5.1555定時器的電路結(jié)構(gòu)及其工作原理
7.5.2用555定時器組成施密特觸發(fā)器
7.5.3用555定時器組成單穩(wěn)態(tài)觸發(fā)器
7.5.4用555定時器組成多諧振蕩器
本章小結(jié)
練習題
技能題
第8章數(shù)模和模數(shù)轉(zhuǎn)換器
8.1概述
8.2D/A轉(zhuǎn)換器
8.2.1權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
8.2.2R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
8.2.3權(quán)電流型D/A轉(zhuǎn)換器
8.2.4D/A轉(zhuǎn)換器的主要參數(shù)
8.2.5集成D/A轉(zhuǎn)換器AD7520介紹
8.3A/D轉(zhuǎn)換器
8.3.1A/D轉(zhuǎn)換的一般過程
8.3.2并聯(lián)比較型A/D轉(zhuǎn)換器
8.3.3逐次漸近型A/D轉(zhuǎn)換器
8.3.4雙積分型A/D轉(zhuǎn)換器
8.3.5A/D轉(zhuǎn)換器的主要參數(shù)
本章小結(jié)
練習題
技能題
第9章半導體存儲器
9.1概述
9.2只讀存儲器(ROM)
9.2.1ROM的電路結(jié)構(gòu)
9.2.2固定ROM的工作原理
9.2.3可編程只讀存儲器(PROM)
9.2.4可擦除可編程只讀存儲器(EPROM)
9.2.5PROM的應(yīng)用
9.3隨機存取存儲器(RAM)
9.3.1RAM的電路結(jié)構(gòu)
9.3.2RAM中的存儲單元
9.3.3RAM的擴展
本章小結(jié)
練習題
第10章可編程邏輯器件
10.1概述
10.2可編程邏輯器件的基本結(jié)構(gòu)
10.2.1PLD的基本結(jié)構(gòu)
10.2.2PLD器件的表示法
10.3可編程邏輯器件
10.3.1PAL的基本結(jié)構(gòu)
10.3.2PAL的輸出和反饋結(jié)構(gòu)
10.4通用陣列邏輯(GAL)
10.4.1GAL的總體結(jié)構(gòu)
10.4.2GAL的輸出宏單元(OLMC)
10.5現(xiàn)場可編程門陣列(FPGA)
10.5.1FPGA的基本結(jié)構(gòu)
10.5.2FPGA的模塊功能
10.5.3FPGA的數(shù)據(jù)裝載
10.6在系統(tǒng)可編程邏輯器件isp-PLD
10.6.1低密度在系統(tǒng)可編程邏輯器件
10.6.2高密度在系統(tǒng)可編程邏輯器件
附錄A數(shù)字電路故障的檢查與排除的一般方法
附錄B各章技能訓練
部分練習題答案
參考文獻