在系統(tǒng)可編程器件與開(kāi)發(fā)技術(shù)

前言
第1章 PLD的基礎(chǔ)知識(shí)
　1.1 PLD概述
　　1.1.1 PLD器件的分類
　　1.1.2 PLD基本結(jié)構(gòu)及電路表示法
　1.2 PAL器件
　　1.2.1 PAL器件概述
　　l.2. 2 PAL器件輸出與反饋結(jié)構(gòu)
　　l.2.3 PAL器件的應(yīng)用
　　l.2.4 PAL器件的特點(diǎn)和缺陷
　l.3 GAL器件
　　l.3.1 GAL器件概述
　　l.3.2 普通型GAL器件的基本結(jié)構(gòu)
　　1. 3.3 GAL器件的優(yōu)點(diǎn)和局限性
　思考題與習(xí)題
第2章 在系統(tǒng)可編程數(shù)字邏輯器件
　2.1 正在系統(tǒng)可編程技術(shù)的特點(diǎn)
　2.l.1 FPGA和CPLD簡(jiǎn)介
　 2.l.2 在系統(tǒng)可編程技術(shù)的特點(diǎn)
　 2.l.3 在系統(tǒng)可編程技術(shù)的未來(lái)
　2.2 ispLSllol6的結(jié)構(gòu)
　2.2.l 全局布城區(qū)（GlobalRoutingPool－GRP）
　 2.2.2 萬(wàn)能邏輯塊（GenericLogicBlock－GLB）
　 2.2.3 輸出布城區(qū)（OutputRoutingPool—ORP）
　 2.2.4 輸入輸出單元（InputOutputCell－IOC）
　 2.2.5 巨塊（Megblock）
　2.2.6 時(shí)鐘分配網(wǎng)絡(luò)（ClockDistributNetwork—CDN）
　2.3 其他在系統(tǒng)可編程器件簡(jiǎn)介
　2.3.1ispLSll032E芯片簡(jiǎn)介
　2.3.2 ispLSI2000系列簡(jiǎn)介
　2.3.3 8000系列簡(jiǎn)介
　思考題與習(xí)題
第3章 在系統(tǒng)可編程模擬器件
3.l 概述
　3.2 ispPAC10的結(jié)構(gòu)和原理
　　3.2.1 PAC塊的結(jié)構(gòu)
　　3.2.2 PAC塊的傳遞函數(shù)
　　3.2.3 PAC塊的特點(diǎn)
　　3.2.4 ispPAC器件模擬信號(hào)接日電路
　　3.2.5 輸入、輸出信號(hào)的共模電壓
　　3.2.6 PAC塊增益的設(shè)置
　3.3 ospPAC20的結(jié)構(gòu)與原理
　　3.3.1 ospPAC20的結(jié)構(gòu)
　　3.3.2 ospPAC20的原理
　3.4 ospPAC80結(jié)構(gòu)和原理
　　3.4.1 ispPA80的結(jié)構(gòu)
　　3.4.2 ispPAC80的工作原理
　思考題與習(xí)題
第4章 ABEL－HDL語(yǔ)言
　4.l 概述
　4.2 ABEL－HDL語(yǔ)言的基本元素和基本語(yǔ)法規(guī)則
　　4.2.1 合法的ASCll字符
　　4.2.2 數(shù)據(jù)
　　4.2.3 特殊常量
　　4.2.4 字符串
　　4.2.5 標(biāo)識(shí)符
　　4.2.6 保留標(biāo)識(shí)符（關(guān)鍵字）
　　4.2.7 注釋
　　4.2.8 運(yùn)算符
　　4.2.9 表達(dá)式
　　4.2.10 布爾方程
　　4.2.11 集合與集合運(yùn)算
　　4.2.12 塊
　　4.2.13 實(shí)變量與啞變量
　　4.2.14 基本語(yǔ)法規(guī)則
　4.3 ABEL－HDL語(yǔ)言的基本結(jié)構(gòu)
　　4.3.l 模塊開(kāi)始段
　　4.3.2 說(shuō)明段
　　4.3.3 邏輯描述段
　　4.3.4 測(cè)試向量段
　　4.3.5 模塊結(jié)束段
　4.4 ABEL－HDL語(yǔ)言的指示字
　4.5 設(shè)計(jì)舉例
　　……
第5章 VHDL語(yǔ)言
第6章 ispDesignEXPERT軟件的使用
第7章 PAC－Designer軟件的使用
第8章 系統(tǒng)設(shè)計(jì)實(shí)例
第9章 在系統(tǒng)可編程技求實(shí)驗(yàn)
附錄A VHDL語(yǔ)言保密字
附錄B EDAProZK實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)
附錄C ispDesign EXPERT中的部分錯(cuò)誤代碼與信息
附錄D ispLSI宏單元庫(kù)