電路設計與制板：PowerLogic 5.0 & PowerPCB 5.0典型實例

定　價：￥32.00

作　者：	姜宏旭編著
出版社：	人民郵電出版社
叢編項：
標　簽：	暫缺

購買這本書可以去

ISBN：	9787115126795	出版時間：	2004-10-01	包裝：	平裝
開本：	26cm	頁數(shù)：	272	字數(shù)：

內(nèi)容簡介

　　PowerLogic5.0和PowerPCB5.0是MentorGraphics公司推出的優(yōu)秀EDA設計軟件，目前已成為眾多EDA設計軟件中的佼佼者，深受用戶的喜愛。本書在介紹PowerLogic和PowerPCB設計環(huán)境的同時，以PCI接口卡電路板的完整設計流程為主線，講解了PowerLogic及PowerPCB的應用方法和技巧。最后又以JTAG調(diào)試器的雙面板設計為例對相關知識點進行了補充和強化。此外，本書歸納總結(jié)了作者多年的電路板設計分析經(jīng)驗，并將這些經(jīng)驗整理成通用分析方法和設計流程，貫穿在具體的技術環(huán)節(jié)中。讀者通過閱讀本書，不僅能夠熟練掌握PowerLogic與PowerPCB軟件的使用，更能夠把握電路板設計與制作的科學方法和流程。為了方便讀者學習，本書配套光盤收錄了書中實例所講述的原理圖文件（.sch）、電路板文件（.pcb）和實例操作過程的動畫演示文件（.avi），并配有全程語音講解，讀者可以參考使用。本書可以作為高等院校工科電子類專業(yè)本科生和研究生教材，也可供從事電路設計開發(fā)應用的廣大工程技術人員參考。

作者簡介

暫缺《電路設計與制板：PowerLogic 5.0 & PowerPCB 5.0典型實例》作者簡介

圖書目錄

第1章  PADS Power軟件概述  1
1.1  PADS Power簡介  2
1.2  PADS Power 5.0新增功能  3
1.3  PADS Power與其他EDA軟件  4
1.4  PADS Power的電路及制板的設計流程  5
1.4.1  原理圖設計流程  5
1.4.2  PCB設計流程  7
1.5  PADS Power的集成環(huán)境  8
1.5.1  PowerLogic的集成環(huán)境  8
1.5.2  PowerPCB的集成環(huán)境  9
1.6  小結(jié)  10
第2章  PCI接口卡設計實例分析  11
2.1  電路系統(tǒng)的應用需求分析  12
2.2  電路設計的資源準備  13
2.3  電路系統(tǒng)的總體設計  15
2.3.1  自頂向下的設計方法  15
2.3.2  電路級的設計方法  16
2.3.3  系統(tǒng)級的設計方法  17
2.4  電路系統(tǒng)總體設計中的常見問題  19
2.5  小結(jié)  19
第3章  建立元件CAE封裝  21
3.1  元件CAE封裝設計的準備工作  22
3.1.1  PowerLogic的啟動及顯示顏色設置  22
3.1.2  認識元件庫結(jié)構(gòu)并創(chuàng)建新的元件庫  24
3.2  建立CAE封裝的方法和流程  26
3.2.1  CAE Decal設計環(huán)境  26
3.2.2  建立CAE封裝的方法及流程  28
3.3  建立CAE封裝的設計實例  28
3.3.1  電源電路的CAE封裝設計  29
3.3.2  PCI接口電路的CAE封裝設計  31
3.3.3  PLX9054芯片的CAE封裝設計  32
3.3.4  CPLD芯片的CAE封裝設計  34
3.3.5  時鐘電路的CAE封裝設計  36
3.3.6  SDRAM芯片的CAE封裝設計  36
3.3.7  RS232接口芯片的CAE封裝設計  38
3.3.8  上電復位電路的CAE封裝設計  39
3.3.9  輔助功能電路的CAE封裝設計  40
3.4  不規(guī)則形狀元件的CAE封裝設計  42
3.5  小結(jié)  44
第4章  建立元件PCB封裝及元件類型  45
4.1  元件PCB封裝設計環(huán)境及設計方法  46
4.1.1  元件PCB封裝設計環(huán)境介紹  46
4.1.2  建立PCB封裝的方法及流程  53
4.2  用封裝向?qū)ЫCB封裝的設計實例  56
4.2.1  PLX9054芯片的PCB封裝設計  57
4.2.2  CPLD芯片的PCB封裝設計  60
4.2.3  時鐘電路的PCB封裝設計  62
4.2.4  SDRAM芯片的PCB封裝設計  64
4.2.5  RS232接口芯片的PCB封裝設計  65
4.2.6  上電復位電路的PCB封裝設計  67
4.2.7  輔助功能電路的PCB封裝設計  69
4.3  通過繪圖建立不規(guī)則PCB封裝的設計實例  71
4.3.1  電源電路的PCB封裝設計  71
4.3.2  PCI接口電路的PCB封裝設計  73
4.4  元件類型的設計環(huán)境及設計方法  76
4.4.1  元件類型設計環(huán)境  76
4.4.2  建立元件類型的設計方法及流程  78
4.5  建立元件類型的設計實例  78
4.5.1  電源電路的元件類型設計  79
4.5.2  PCI接口電路的元件類型設計  86
4.5.3  PLX9054芯片的元件類型設計  89
4.5.4  CPLD芯片的元件類型設計  92
4.5.5  時鐘電路的元件類型設計  94
4.5.6  SDRAM芯片的元件類型設計  95
4.5.7  RS232接口芯片的元件類型設計  96
4.5.8  上電復位電路的元件類型設計  96
4.5.9  輔助功能電路的元件類型設計  97
4.6  建立PCB封裝和元件類型的常見問題與技巧  98
4.6.1  建立PCB封裝的常見錯誤  99
4.6.2  建立元件類型的常用技巧  99
4.7  小結(jié)  100
第5章  電路原理圖設計及實例分析  101
5.1  原理圖設計環(huán)境及相關參數(shù)設置  102
5.1.1  PowerLogic的圖形用戶界面  102
5.1.2  PowerLogic的相關設置  106
5.2  原理圖設計的基本步驟和方法  107
5.2.1  添加元件類型  108
5.2.2  建立與編輯連線  109
5.2.3  圖形繪制  110
5.3  電路原理圖設計實例──添加元件類型  110
5.4  電路原理圖設計實例──建立和編輯連線  113
5.4.1  電源電路的原理圖設計  113
5.4.2  上電復位電路的原理圖設計  114
5.4.3  時鐘電路的原理圖設計  115
5.4.4  CPLD芯片的原理圖設計  116
5.4.5  RS232接口芯片的原理圖設計  118
5.4.6  PCI接口電路的原理圖設計  119
5.4.7  SDRAM芯片的原理圖設計  120
5.4.8  PLX9054芯片的原理圖設計  123
5.5  小結(jié)  124
第6章  原理圖報表輸出及實例分析  125
6.1  原理圖相關報表功能的介紹  126
6.1.1  未使用情況報表  126
6.1.2  元件統(tǒng)計報表  127
6.1.3  網(wǎng)絡統(tǒng)計報表  127
6.1.4  限度報表  128
6.1.5  頁間連接符報表  129
6.1.6  材料清單報表  129
6.2  PCI接口卡的原理圖報表輸出實例及分析  130
6.2.1  PCI接口板原理圖的未使用情況報表  130
6.2.2  PCI接口板原理圖的元件統(tǒng)計報表  131
6.2.3  PCI接口板原理圖的網(wǎng)絡統(tǒng)計報表  131
6.2.4  PCI接口板原理圖的限度報表  132
6.2.5  PCI接口板原理圖的頁間連接符報表  133
6.2.6  PCI接口板原理圖的材料清單報表  134
6.3  小結(jié)  135
第7章  參數(shù)設置及設計流程  137
7.1  PowerPCB的設計環(huán)境  138
7.2  PowerPCB的相關參數(shù)設置  144
7.3  PCB設計的基本步驟和方法  149
7.3.1  網(wǎng)絡表的導入  149
7.3.2  PCB元件的布局設計  151
7.3.3  布線前的相關參數(shù)設置  152
7.3.4  PCB布線  160
7.3.5  DRC檢查驗證  161
7.3.6  自動尺寸標注  162
7.3.7  Gerber光繪文件輸出  162
7.4  小結(jié)  162
第8章  多層印刷電路板設計實例  165
8.1  PCI接口卡網(wǎng)表的導入  166
8.2  PCB元件的布局設計和自動尺寸標注  167
8.2.1  PCI連接插頭元件的固定  168
8.2.2  PCI接口卡的板框線繪制  169
8.2.3  PCI接口卡的元件布局設計  172
8.3  PCI接口卡布線前的相關參數(shù)設置  177
8.3.1  PCI接口卡的層設置  177
8.3.2  焊盤疊的定義  178
8.3.3  PCI接口卡的設計規(guī)則設置  179
8.4  PCI接口板的布線和驗證  181
8.5  PCI接口卡PCB的Gerber光繪文件輸出  185
8.5.1  頂層走線層(Routing)的Gerber文件輸出  186
8.5.2  底層走線層(Routing)的Gerber文件輸出  188
8.5.3  頂層絲印層(Silkscreen)的Gerber文件輸出  190
8.5.4  底層絲印層(Silkscreen)的Gerber文件輸出  192
8.5.5  電源平面層的Gerber文件輸出  196
8.5.6  地平面層的Gerber文件輸出  197
8.5.7  鉆孔的Gerber文件輸出  199
8.5.8  SMD貼片層(Paste Mask)的Gerber文件輸出  200
8.5.9  主焊層(Solder Mask)的Gerber文件輸出  202
8.5.10  NC鉆孔層(NC Drill)的Gerber文件輸出  204
8.6  小結(jié)  206
第9章  PCB板的設計驗證  207
9.1  PCB設計驗證  208
9.2  PCB板的安全間距驗證  209
9.3  PCB板的連通性驗證  211
9.4  PCB板的高速設計驗證  211
9.5  平面層的設計驗證  213
9.6  PCB的測試點及其他設計驗證  213
9.7  小結(jié)  214
第10章  高速PCB板的設計  215
10.1  高速PCB板設計簡介  216
10.2  高速PCB板的關鍵電路設計  216
10.3  PCB板的高速布線設計  217
10.4  去耦電容設計  218
10.5  高速PCB板設計的一些經(jīng)驗  219
10.6  小結(jié)  220
第11章  雙層板電路設計實例  221
11.1  JTAG調(diào)試器的設計分析  222
11.2  JTAG調(diào)試器元件的各種封裝設計  222
11.2.1  元件的CAE封裝設計  222
11.2.2  元件的PCB封裝設計  226
11.2.3  元件類型的設計  228
11.3  JTAG調(diào)試器原理圖設計  231
11.4  JTAG調(diào)試器的雙層PCB設計  231
11.5  JTAG調(diào)試器PCB的Gerber文件輸出  236
11.6  小結(jié)  240
附錄1  PowerLogic的顯示顏色設置  241
附錄2  PCI接口卡原理圖  245
附錄3  PCI連接器的機械尺寸  249
附錄4  PowerLogic中的直接命令  251
附錄5  PowerLogic中的快捷鍵  253
附錄6  PowerPCB中的直接命令  255
附錄7  PowerPCB中的快捷鍵  259